10세대
개요
인텔® Aria® 10 및 인텔® Stratix® 10 FPGA 및 SoC FPGA는 각각 초당 최대 1.5테라 부동 소수점 작동(TFLOPS)과 10개의 TFLOPS 단일 섀시 IEEE 754 성능을 발휘하는 강화 부동 소수점 DSP 블록을 갖춘 업계 최초의 프로그래밍 가능 장치입니다. 강화 부동 소수점 연산자가 있는 가변 정밀 디지털 신호 처리(DSP) 블록은 18x19, 27x27 및 부동 소수점 연산에 이르는 다양한 처리 능을 제공합니다.
- 강화 부동 소수점 연산자가 있는 새로운 DSP 블록에 대해 자세히 알아보기
- 인텔® Arria® 10 장치 핸드북 보기
- 웹캐스트: FPGA에 강화 부동 소수점 DSP 블록으로 디자인 개발 시간 가속
- 백서: 최대 부동 소수점 성능 클레임 이해하기
인텔® FPGA의 DSP 솔루션은 최상위 성능 신호 처리를 위한 가장 빠른 경로를 제공합니다. 솔루션은 다음으로 구성되어 있습니다.
- 애플리케이션 컴파일 시 구성할 수 있는 정밀도와 성능을 제공하는 강화된 부동 소수점 연산자가 있는 가변 정밀 DSP 아키텍처
- MATLAB*/Simulink 디자인 설명에서 fMAX와 지연 시간 최적화 넷리스트를 자동으로 생성하는 인텔® FPGA Advanced Blockset용 DSP 빌더
- 지적 재산권(IP) 코어에 대한 비디오 및 이미지 처리 제품군을 포함한 완전한 1080p 비디오 디자인 프레임워크
- 덧셈, 뺄셈, 반전에서 부동 소수점 고속 푸리에 변환(FFT)에 이르기까지 함수를 포함하는 포괄적 부동 소수점 IP 코어
- 고성능 부동 소수점 DSP 솔루션, 인텔® FPGAs Advanced Blockset용 DSP 빌더를 사용하여 부동 소수점 디자인 문제를 해결하는 인텔® FPGA의 모델 기반 도구 플로우 포함