Interlaken/Interlaken Look-Aside
개요
Interlaken 및 Interlaken Look-Aside는 10~300Gbps 이상의 전송 속도를 가능하도록 설계된 칩-칩 상호 연결 프로토콜입니다. Interlaken 및 Interlaken Look-Aside 인텔 FPGA 지적 재산권(IP) 코어는 최신 송수신기 기술과 유연한 프로토콜 계층을 사용하여 확장성과 단일 FPGA 통합이 필요한 신흥 애플리케이션에 필요한 성능과 생산성을 제공합니다. 두 IP 코어는 소프트 로직 IP와 하드 로직 IP에 대한 균형을 유지하여 추가적인 실리콘 비용 없이 이러한 통합과 확장성을 가능하게 합니다. 이러한 통합된 균형 유지 기능을 제공함으로써 최대 유연성 및 성능 달성 가능
인텔의 차세대 인텔® Aria® 10 FPGA 및 SoC FPGA가 출시됨에 따라 Interlaken 인텔 FPGA IP 포트폴리오는 3세대 소프트 IP(중간 미디어 액세스 제어(MAC) 및 2세대 강화 IP(중간 물리 코딩 하위 계층/PCS)를 포함한 주요 개발 이정표를 달성합니다. 이러한 노련하고 실전 테스트를 거친 코어는 보다 지능적인 새 시스템에 필요한 견고성과 완성도를 지속적으로 제공합니다.
Interlaken 상호 연결 프로토콜
Interlaken 인텔® FPGA IP 코어는 멀티 테라비트 라우터와 액세스용 스위치, 캐리어 이더넷 및 데이터 센터 애플리케이션에 이상적이며 이는 다양한 트래픽 프로필과 차세대 플랫폼을 최적화하기 위해 IP 구성 가능성을 요구합니다.
Interlaken Protocol Definition v1.2와 호환되며 시스템 개발자가 시스템에서 높은 대역폭 처리량을 달성할 수 있습니다. 이 사전 구축된 RTG(ready-to-go) IP 빌딩 블록은 디자인 주기를 단축하므로 시장 출시 시간이 빨라집니다.
Interlaken Look-Aside 상호 연결 프로토콜
Interlaken Look-Aside 인텔® FPGA IP 코어는 서비스 품질 라우팅, 트래핑 프로파일링 및 방화벽 기능을 포함한 네트워킹 애플리케이션에 일반적으로 사용하는 패킷 분류를 공동 처리하는 데 적합합니다. 효율적인 데이터 처리 성능과 결합된 IP의 지연 시간이 짧은 패킷 인터페이스는 새로운 네트워크 애플리케이션을 위한 높은 수준의 설계 확장성을 구현합니다.
Interlaken Look-Aside Protocol Definition v1.1과 호환되며 시스템 개발자가 오래된 패킷 분류 방법과 관련된 계산 병목 현상을 제거할 수 있습니다.