Arria® V 타이밍 최적화 가이드라인

다운로드

FPGA Documentation Index Arria® V FPGAs and SoC FPGAs Support Arria® V FPGAs and SoC FPGAs Support

654468
2011-11-02
Public

설명

이 문서는 Arria® V FPGA 설계에서 식별된 중요 타이밍 경로 시나리오 세트에 대한 타이밍 최적화 지침을 제공합니다.

사용 지침