레거시 I/O용 LPC(로우 핀 카운트) 인터페이스 사양의 도입으로 업계에서 ISA가 없는 시스템으로 빠르게 전환되고 있습니다. LPC 인터페이스 사양 1.1 개정판의 주요 개선 사항은 펌웨어 메모리 싸이클 포함 및 멀티바이트 읽기 기능 추가입니다.

LPC 인터페이스를 통해 보통 슈퍼 I/O칩에 통합되어 있는 레거시 I/O 마더보드 구성요소를 ISA/X-bus에서 LPC 인터페이스로 마이그레이션할 수 있으며, 소프트웨어 호환성 또한 완전하게 유지됩니다. LPC 사양은 ISA/X-bus와 비교했을 때 몇 가지 주요 이점을 가지고 있으며, 그 중 한 예로는 핀 개수가 적어 설계가 간편하고 비용 효율이 높습니다. LPC 인터페이스 사양은 I/O 기능을 위한 투명성이 높은 소프트웨어이며 기존 주변 장치 및 응용 프로그램과 호환됩니다.

LPC 인터페이스 사양에 메모리, I/O, DMA 트랜잭션 설명이 나와 있습니다. 8MHz에서 실행되는 ISA와 달리 LPC 인터페이스는 PCI 33MHz 클럭을 사용하며 고급 실리콘 프로세스와 호환됩니다. 핀 개수가 줄어들어 공간과 전력 소모가 적고 열 효율이 높기 때문에 모바일 설계자들 또한 이점을 누릴 수 있습니다. LPC 인터페이스 사양 개정판 1.1과 관련 상호 로열티가 없는 특허 라이센스 계약서를 아래에서 다운로드 할 수 있습니다.

>인텔® 칩셋 로우 핀 카운트 인터페이스 사양