주요 콘텐츠로 건너뛰기
인텔 로고 - 홈페이지로 돌아가기
내 도구

언어 선택

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
로그인 제한된 콘텐츠 접근

Intel.com 검색 사용

몇 가지 방법을 통해 Intel.com 사이트 전체를 간편하게 검색할 수 있습니다.

  • 브랜드 이름: 코어 i9
  • 문서 번호: 123456
  • Code Name: Emerald Rapids
  • 특별 운영자: "Ice Lake", Ice AND Lake, Ice OR

바로 가기

가장 인기있는 검색 결과를 찾으려면 아래의 퀵 링크를 찾아볼 수 있습니다.

  • 제품 정보
  • 지원
  • 드라이버 및 소프트웨어

최근 검색

로그인 제한된 콘텐츠 접근

고급 검색

다음에서만 검색

Sign in to access restricted content.

사용 중인 브라우저 버전은 이 사이트에 권장되지 않습니다.
다음 링크 중 하나를 클릭하여 브라우저를 최신 버전으로 업그레이드하십시오.

  • Safari
  • Chrome
  • Edge
  • Firefox

Intel® Emulation and Prototyping

Trying to keep pace with evolving ASIC and SoC verification requirements? Learn more about how Intel’s FPGA solutions enable verification of complex ASIC and SoC-based systems.

Are You Prepared for the Complexity of Next Generation ASIC Development?

ASIC and SoC-based systems continue to scale in complexity and design size, necessitating verification solutions with high levels of integration at reasonable costs. Intel's FPGA-based hardware-assisted verification solutions scale with next-generation complexity and design size, enabling shorter product cycles, faster verification, and a high degree of system integration without sacrificing cost efficacy.

Products

Intel® Stratix® 10 GX 10M FPGA

Featuring 10.2 million logic elements, 2304 user I/O pins, 308 Mb memory, and up to 48 transceivers providing up to 17.4 Gbps bandwidth, the Intel® Stratix® 10 GX 10M FPGA truly is the world’s largest and is geared toward ASIC prototyping and emulation workloads.

Intel® Stratix® 10 GX 2800 FPGA

Featuring 2.7 million logic elements, 1160 user I/O pins, 244 Mb memory, and up to 96 transceivers providing up to 17.4 Gbps bandwidth, the Intel® Stratix® 10 GX 2800 FPGA is well-suited for ASIC prototyping and emulation applications.


Learn more

Resources

Intel® Stratix® 10 Direct Interface Bus (DIB) FPGA IP User Guide

Learn how to instantiate and design the DIB Intel® Stratix® 10 FPGA IP, available only for the Intel® Stratix® 10 GX 10M FPGA.

Intel® Stratix® 10 Device Family Pin Connection Guidelines

Learn how to properly make device pin connections that comply with I/O assignment and placement rules.

Intel® Stratix® 10 Configuration User Guide

Learn about supported configuration schemes and how to properly configure Intel® Stratix® 10 devices.

Intel® Stratix® 10 High-Speed LVDS I/O User Guide

Learn about the architecture, features, design considerations, and implementation of Intel® Stratix® 10 High-Speed LVDS I/O.

Intel® Stratix® 10 GX FPGA Development Kit User Guide

Learn how to get started with the Intel® Stratix® 10 GX FPGA development board.

Intel® Stratix® 10 Device Datasheet

Learn about the electrical characteristics, switching characteristics, configuration specifications, and timing for Intel® Stratix® 10 devices.

Low Latency 40G for ASIC Proto Ethernet IP User Guide

Learn how to implement and design the Low Latency 40G Ethernet for ASIC Prototyping Intel® FPGA IP.

Ecosystem Spotlight

S2C Announces FPGA Prototyping System with 300M ASIC Gate Capacity Based on Four Intel® Stratix® 10 GX 10M FPGAs
PRO DESIGN’s proFPGA Quad Intel® Stratix® 10 GX 10M FPGA Prototyping System Has a Prototyping Capacity of 2B ASIC Gates
Intel® Stratix® 10 and Intel® Hyperflex monolithic fabric visual graphic chip
  • Products
  • Resources
  • Ecosystem Spotlight
  • 회사 정보
  • 우리의 약속
  • 포용력
  • 투자자 관련 정보
  • 연락처
  • 새 소식
  • 사이트 맵
  • 채용정보
  • ©인텔사
  • 이용 약관
  • *법률 정보
  • 쿠키
  • 개인정보처리방침
  • 공급망 투명성
  • 개인 정보를 공유하지 마십시오 California Consumer Privacy Act (CCPA) Opt-Out Icon

인텔 기술은 지원되는 하드웨어, 소프트웨어 또는 서비스 활성화를 요구할 수 있습니다. // 어떤 제품 또는 구성 요소도 절대적으로 안전하지는 않습니다. // 비용과 결과는 달라질 수 있습니다. // 성능은 용도, 구성 및 기타 요인에 따라 달라질 수 있습니다. 자세한 내용은 intel.com/performanceindex 에서 확인하십시오. // 모든 법적 고지 및 면책 사항을 참조하십시오. // 인텔은 인권을 존중하고 인권 침해 공모를 방지하기 위해 노력합니다. 인텔의 글로벌 인권 규정을 확인하십시오. 인텔의 제품 및 소프트웨어는 국제적으로 합의된 인권을 침해하지 않는 응용 프로그램에서만 사용되어야 합니다.

인텔 바닥글 로고