인텔® eASIC™ 장치
인텔® eASIC™ devices는 FPGA와 표준 셀 ASIC의 중간 기술인 구조화된 ASIC입니다. 이러한 장치 FPGA에 비해 더 낮은 단가와 더 낮은 전력을 제공하고 표준 셀 ASIC에 비해 더 빠른 시장 출시 및 더 낮은 비반복 엔지니어링 비용을 제공합니다. 새로운 인텔® eASIC™ N5X 장치(이전 코드명 Diamond Mesa)는 하드 프로세서 시스템 그리고 인텔® FPGA와 호환되는 보안 장치 관리자를 추가하여 인텔의 로직 포트폴리오 오퍼링을 확장합니다.
인텔® eASIC™ 장치
혜택
전력과 단가 절감
SRAM 구성 로직을 특허받은 single-via 사용자 지정 기술로 대체하고 사용하지 않는 장치 구조에서 전력을 차단해 FPGA에 비해 단가와 전력을 절감합니다.
시간 혜택
디자인 흐름을 간소화하고, 소수 마스크 레이어만 사용자 정의하며, 가능하면 기본 FPGA 디자인에서 PCB를 변경하지 않아 기존 ASIC보다 시장 출시와 처리 시간이 더 빠릅니다.
고성능
구조화된 ASIC는 고성능 데이터 플레인이나 제어 센터 플레인 응용 프로그램을 위한 로직, 메모리, DSP 기능, 고속 메모리 인터페이스, 고속 트랜시버를 결합합니다.
광범위한 IP 지원
인텔과 타사 얼라이언스 파트너에게 완전히 검증된 풍부한 eASIC 지원 IP 코어.
디자인 흐름 간소화
인텔® eASIC™ 장치 eTool은 내부 개발 툴과 업계 표준 타사 툴을 함께 사용하여 디자인 변환과 검증을 위한 프레임워크를 제공합니다.
시장 적용 가능성
인텔® eASIC™ 장치는 5G 무선, 네트워킹, 군사, 클라우드 및 스토리지, 머신 러닝 추론, 소비자, 비디오 및 방송, 자동차 애플리케이션과 같은 광범위한 최종 시장을 위해 맞춤형 저전력 솔루션을 제공합니다.123456
제품 및 성능 정보
성능은 사용, 구성 및 기타 요인에 따라 다릅니다. 더 자세한 내용은 www.Intel.co.kr/PerformanceIndex 을 참조하십시오.
성능 결과는 구성에 표시된 날짜의 테스트를 기반으로 하며 공개된 모든 보안 업데이트가 반영되어 있지 않을 수도 있습니다. 구성 백업 상세 정보를 확인하십시오. 어떤 제품 또는 구성 요소도 절대적으로 안전할 수는 없습니다.
어떤 제품 또는 구성 요소도 절대적으로 안전할 수는 없습니다.
비용과 결과는 다를 수 있습니다.
추정 또는 시뮬레이션된 결과입니다.
이 문서에서 미래 계획 또는 기대치를 언급하는 진술은 향후를 예측하는 진술입니다. 이 진술은 현재의 기대치에 근거하고 있고 실제 결과가 그러한 진술에서 명시 또는 암시된 것과 실질적으로 다를 수 있는 많은 위험성 및 불확실성과 관련 있습니다. 실제 결과가 실질적으로 다를 수 있는 요인에 대한 자세한 내용은 www.intc.com에서 가장 최근의 수익 발표 및 SEC 제출을 살펴보십시오.