인텔® Cyclone® 10 LP FPGA
Intel's Cyclone® 10 LP FPGA 제품군은 인텔 Cyclone® FPGA 제품군은 보급형의 저전력 장치에서 인텔 Cyclone FPGA 시리즈 리더십을 확장합니다. 고용량, 비용에 민감한 기능 장치에 이상적인 인텔® Cyclone® 10 LP FPGA는 다양한 범용 로직 애플리케이션을 위해 설계되었습니다.
참조: FPGA 디자인 소프트웨어, 디자인 스토어, 다운로드, 커뮤니티, 지원
인텔® Cyclone® 10 LP FPGA
아키텍처
로직 및 라우팅 코어 패브릭 게이트 시리즈는 각 가장자리에 위상 잠금 루프(PLL)가 있는 I/O 요소에 의해 각 측면에 둘러싸여 있습니다. 임베디드 메모리 블록(M9K) 및 18 x 18비트 체배기 블록은 수직 열로 배열됩니다.
또한 아키텍처에는 매우 효율적인 상호 연결 및 로우 스큐 클럭 네트워크가 포함되어 있으며, 클럭 및 데이터 신호를 위한 로직 구조 사이에 연결성을 제공합니다.
단일 이벤트 업셋(SEU)
구성 오류 감지 기능은 모든 인텔® Cyclone® 10 LP 장치에서 지원됩니다. 사용자 모드 오류 감지 기능은 1.2V 코어 전압을 제공하는 장치에서만 지원됩니다. 인텔® Cyclone® 10 장치에 내장된 전용 회로 시스템은 선택적으로 단일 이벤트 업셋(SEU)을 연속해서 그리고 자동으로 확인할 수 있는 CRC 오류 감지 기능을 제공합니다.
항전, 전기통신, 시스템 제어, 의료 및 군용 애플리케이션 분야에서 사용되는 크리티컬 애플리케이션에서 다음을 수행할 수 있는 것이 중요합니다.
- FPGA 장치에 저장된 구성 데이터의 정확도 확인.
- 구성 오류의 발생 상태를 시스템에 경고.
Nios® II 프로세서
Gartner 연구에 따르면 세계에서 가장 다양한 기능을 갖추고 로열티 지급 의무가 없는 프로세서인 Nios® II 프로세서는 FPGA 업계에서 널리 사용되는 소프트 프로세서입니다. Nios II 프로세서는 비용에 민감한 실시간 안전 크리티컬(DO-254) 및 ASIC 최적화 애플리케이션 처리 요구 사항에 대한 전례 없는 유연성을 제공합니다.
Nios II 프로세서 제품군은 두 개의 구성 가능한 32비트 Harvard 아키텍처 코어로 구성되어 있습니다.
- 패스트(/f 코어): 최상위 성능을 위해 최적화된 6단계 파이프라인, 선택적 메모리 관리 장치(MMU) 또는 메모리 보호 장치(MPU).
- 이코노미(/e 코어): 가장 작은 크기에 맞게 최적화되었으며 비용없이 사용할 수 있습니다(라이선스 불필요).
성능을 향상시킬 필요가 있습니까? 문제없습니다. 하드웨어 가속화 작업은 FPGA 프로그래밍 가능 로직을 사용하여 일반적으로 애플리케이션 소프트웨어에서 구현된 작업을 오프로드 및 가속화하는 것만큼 쉽습니다. Nios® II 프로세서 웹 페이지에서 자세히 알아보십시오.
무료 소프트웨어 개발 도구에 대한 보다 자세한 정보는 Nios® II 프로세서 설계 도구 웹 페이지를 참조하십시오.
Nios II 프로세서에 대한 교육 정보는 인텔® FPGA Technical Training 웹 페이지를 참조하십시오.
Nios® II 프로세서 애플리케이션
애플리케이션 |
Nios® II 프로세서 코어 |
공급업체 |
상황 |
---|---|---|---|
전력 및 비용 민감도 |
Nios II 이코노미 코어 |
인텔® |
600개 정도의 낮은 로직 엘리먼트를 갖춘 Nios II 이코노미 프로세서 코어는 마이크로컨트롤러 애플리케이션에 이상적입니다. Nios II 이코노미 프로세서 코어, 소프트웨어 도구 및 장치 드라이버는 무료로 제공됩니다. |
실시간 |
Nios® II 패스트 코어 |
인텔® |
다음의 고유한 하드웨어 실시간 기능 옵션으로 절대적으로 결정적인 지터 프리 실시간 성능:
|
애플리케이션 처리 |
Nios® II 패스트 코어 |
인텔® |
간단한 구성 옵션을 통해 Nios® II 패스트 프로세서 코어는 메모리 관리 장치(MMU)를 사용하여 임베디드 Linux*를 실행할 수 있습니다. Nios II 프로세서용 Linux의 오픈 소스 버전과 상업적으로 지원되는 버전을 모두 사용할 수 있습니다. |
Safety Critical |
Nios® II SC 코어 |
HCELL |
HCELL에서 제공하는 DO-254 준수 설계 서비스와 함께 Nios® II Safety Critical 프로세서 코어를 사용하여 설계 장치가 DO-254 규정을 준수하는지 확인합니다. |
록스텝 듀얼 코어 |
fRSmartComp IP |
Yogitech |
록스텝 솔루션은 기능 안전 표준 IEC 61508 및 ISO 26262를 완전히 준수하는 고급 진단 커버리지, 자체 검사 및 고급 진단 기능을 제공하는 동시에 개발 및 성능 저하가 어려운 진단 소프트웨어 테스트 라이브러리의 필요성을 줄입니다. |
구성 오류 감지 기능은 모든 인텔® Cyclone® 10 LP 장치에서 지원됩니다. 사용자 모드 오류 감지 기능은 1.2V 코어 전압을 제공하는 장치에서만 지원됩니다. Cyclone 10 LP 장치에 내장된 전용 회로 시스템은 선택적으로 단일 이벤트 업셋(SEU)을 연속해서 그리고 자동으로 확인할 수 있는 CRC 오류 감지 기능을 제공합니다.
항전, 전기통신, 시스템 제어, 의료 및 군용 애플리케이션 분야에서 사용되는 크리티컬 애플리케이션에서 다음을 수행할 수 있는 것이 중요합니다.
- FPGA 장치에 저장된 구성 데이터의 정확도 확인.
- 구성 오류의 발생 상태를 시스템에 경고.
검증 및 인증
인텔® Cyclone® 10 LP FPGA는 상업, 산업 및 자동차(AEC-Q100) 온도 등급으로 제공됩니다.
또한 기능 안전 팩의 향후 출시에서 지원되고, IEC 61508 표준에 따라 TUV 인증을 받았으며, 개발 시간과 시장 출시 시간을 단축합니다.
추가 리소스
개발 보드, 지적 재산, 지원 등과 같은 Altera® FPGA 장치와 관련된 내용을 더 확인하십시오.
지원 리소스
교육, 문서, 다운로드, 도구 및 지원 옵션을 위한 리소스 센터입니다.
개발 보드
당사의 FPGA를 시작하고 Altera의 검증된 하드웨어 및 설계를 통해 시장 진출 시간을 단축하십시오.
지적 재산권
Altera의 검증된 IP 코어 및 참조 설계의 광범위한 포트폴리오를 통해 설계 주기를 단축하십시오.
FPGA 디자인 소프트웨어
하드웨어 및 소프트웨어 설계를 신속하게 완성하는 데 도움이 되는 Quartus Prime 소프트웨어와 생산성 향상 도구 세트를 살펴보십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.
구입처
지금 Altera® 공인 대리점에 문의하십시오.