Cyclone® V FPGA 및 SoC FPGA
Cyclone® V FPGA는 이전 세대에 비해 총 전력이 더 낮으며, 효율적인 로직 통합 성능, 통합 트랜시버 변종 제품 및 ARM* 기반 하드 프로세서 시스템(HPS)을 갖춘 SoC FPGA 변종 제품이 있습니다. 이 제품군은 인텔 Edge-Centric 애플리케이션 및 설계 장치에 권장됩니다.
로직만 갖춘 Cyclone® V E FPGA, 3.125Gbps 트랜시버를 갖춘 Cyclone® V GX FPGA, 6.144Gbps 트랜시버를 갖춘 Cyclone® V GT FPGA, ARM* 기반 하드 프로세서 시스템(HPS)과 로직을 갖춘 Cyclone® V SE SoC FPGA, ARM* 기반 HPS와 3.125Gbps 트랜시버를 갖춘 Cyclone® V SX SoC FPGA 및 ARM* 기반 HPS와 6.144Gbps 트랜시버를 갖춘 Cyclone® V ST SoC FPGA와 같은 변종 제품에서 선택하십시오.
참조: FPGA 디자인 소프트웨어, 디자인 스토어, 다운로드, 커뮤니티, 지원
Cyclone® V FPGA 및 SoC FPGA
제품군 아키텍처
Cyclone® V 아키텍처
Cyclone® V FPGA는 저전력, 고기능성 및 저렴한 비용의 전례 없는 조합에 대한 인텔® Cyclone® 장치 제품군의 전통을 계속해서 이어갑니다. Cyclone® V FPGA에는 현재 고대역폭 상호 연결 백본을 사용하는 FPGA 패브릭과 함께 프로세서, 주변기기 및 메모리 컨트롤러로 구성된 선택적 통합 하드 프로세서 시스템(HPS)이 포함되어 있습니다. HPS와 인텔의 28nm 저전력 FPGA 패브릭 간의 조합은 Cyclone® V FPGA의 유연성, 저렴한 비용 및 낮은 소비전력과 함께 애플리케이션급 ARM* 프로세서의 성능과 생태계를 제공합니다.
Cyclone® V FPGA 코어 아키텍처는 다음으로 구성되어 있습니다.
- 적응형 로직 요소(ALM)의 수직 열로 배열된 최대 300K 동등 로직 요소(LE).
- 10Kb(M10K) 블록으로 배열된 최대 12Mb의 임베디드 메모리.
- 최대 1.7Mb의 분산 메모리 로직 배열 블록(MLAB).
- 최대 684개의 18x18 임베디드 체배기를 구현할 수 있는 최대 342개의 가변 정밀 디지털 신호 처리(DSP) 블록.
- 8개의 분할 클럭 합성 위상 잠금 루프(PLL).
이러한 모든 로직 리소스는 30개 이상의 글로벌 클럭 트리와 인텔의 고성능 MultiTrack 라우팅 아키텍처의 전력 최적화 버전을 갖춘 매우 유연한 클록킹 네트워크를 통해 상호 연결되어 있습니다.
유연한 인터페이스 지원
Cyclone® V FPGA는 다이 좌측에 있는 최대 12개의 5Gbps 트랜시버로 유연한 인터페이스 지원 기능을 제공합니다. 로직 및 라우팅 코어 패브릭은 I/O 요소 및 PLL로 둘러싸여 있습니다. Cyclone® V 장치에는 2개~8개의 PLL이 있습니다. I/O 요소는 840MHz LVDS 및 800Mbps의 외부 메모리 대역폭을 지원합니다. 이러한 I/O 요소는 최대 16-mA 드라이브 성능을 갖춘 3.3V LBTTL을 포함한 모든 메인스트림 차동 및 단일 엔드 I/O 표준에 대한 지원 기능을 제공합니다.
풍부한 하드 IP
Cyclone® V FPGA에는 ARM* 기반 HPS, 최대 2개의 PCI Express*(PCIe*) 하드 IP 블록 및 최대 2개의 강화 다중 포트 메모리 컨트롤러와 같은 하드 지적 재산권(IP) 블록이 포함되어 있습니다. 강화 PCIe 블록은 Gen1 및 Gen2 애플리케이션에 대해 각각 최대 4개의 레인 대역폭을 지원하고 현재 다기능 지원 기능을 포함합니다. 다기능 지원을 통해 최대 8개의 주변기기가 단일 PCIe 링크를 개별 메모리 맵 및 제어 및 상태 레지스터(CSR)와 공유하여 소프트웨어 드라이버 개발을 간소화할 수 있습니다. 강화 다중 포트 메모리 컨트롤러는 최대 6개의 마스터 사이에서 중재할 수 있으며 명령 및 데이터 재주문을 제공하여 DRAM 링크 효율성을 극대화할 수 있습니다.
디자인 보안
중요한 IP 투자를 보호하기 위해 Cyclone® V FPGA는 또한 256비트 고급 암호화 표준(AES) 비트스트림 암호화, JTAG 포트 보호, 내부 발진기, 제로화(능동 삭제) 및 순환 중복 검사(CRC) 기능을 포함하여 FPGA에서 가장 포괄적인 설계 보호 기능을 제공합니다.
연결성
다중 포트 메모리 컨트롤러
다중 포트 메모리 컨트롤러 하드 지적 재산권(IP) 블록은 새로운 생산성 레벨과 시장 출시 이점을 제공합니다. 명령 및 데이터 재주문을 지원하는 고급 기능은 DRAM 인터페이스의 효율성을 상당히 증가시킵니다. 다중 포트 메모리 컨트롤러는 타이밍 클로저를 용이하게 하고 단일 메모리 장치를 공유하는 최대 6개의 기능을 허용하여 I/O 수를 줄이므로 PCB 공간을 절약하고 버스 효율성을 늘릴 수 있습니다. 결과적으로, 시간, 시스템 비용 및 전력을 절약할 수 있습니다.
다중 포트 메모리 컨트롤러 IP는 다음과 같은 기능을 지원합니다.
- 컴필레이션 또는 FPGA 작동 중에 사용자가 구성 가능한 타이밍 매개변수.
- 선택 칩당 최대 4Gb 메모리 장치 지원.
- 2개의 칩 선택.
- 8, 16, 24, 32 및 40비트의 구성 가능 메모리 폭.
- 16비트 및 32비트 데이터 폭에 대한 하드 오류 수정 코드(ECC) 지원.
- 최대 6개의 명령 포트 및 최대 256비트 데이터를 갖춘 유연한 패브릭 인터페이스 포트 구성.
- 가상 x64 메모리를 생성하여 차상위 대역폭 애플리케이션을 지원하기 위해 두 개의 컨트롤러 결합.
- 자동 새로고침 및 딥 파워 다운을 포함한 DRAM 전력 절감.
다중 포트 메모리 컨트롤러는 다중 포트 메모리 컨트롤러 아키텍처 다이어그램에 제시되어 있는 바와 같이 두 개의 주요 블록으로 구성되어 있습니다.
- 다중 포트 프런트 엔드는 최대 6개의 마스터 사이에서 메모리 읽기 및 쓰기 작업을 중재합니다.
- PHY- 메모리 컨트롤러와 메모리 장치 사이 인터페이스. 외부 메모리 측으로의 실제 읽기 및 쓰기 작업을 수행합니다.
다중 포트 프런트 엔드는 다음과 같은 중재 및 재주문 기능을 제공합니다.
- 버스 효율성을 향상하기 위한 명령 및 데이터 재주문.
- DRAM 명령에 대한 비순차적 실행.
- 충돌 감지 및 순서에 따른 결과 반환.
- 절대 및 상대 우선 스케줄로 동적 구성 가능한 우선순위 지원 기능.
다중 포트 메모리 컨트롤러의 PHY 인터페이스는 다음과 같은 데이터 시퀀싱 및 타이밍 제어를 위한 보정 기능을 제공합니다.
- 입력 레지스터 경로의 강화 읽기 FIFO 버퍼.
- I/O 요소의 전용 DDR 레지스터.
- 샘플링 창을 최적화하기 위한 25ps 해상도의 동적 디스큐 지연.
- 읽기 및 쓰기 경로 모두에서 FPGA 로직에서 메모리 장치까지 전체 경로 보정을 허용하는 스큐 조절 회로.
- 종단 임피던스 변동을 제한하는 온칩 종단 보정.
- 최적의 신호 무결성을 위해 직렬 및 병렬 종단 사이를 전환하는 온칩 동적 종단.
- 온도 보상 DQS 위상 편이를 위한 DLL 지연 체인.
Cyclone® V FPGA의 다중 포트 메모리 컨트롤러 하드 IP는 DDR3 SDRAM, DDR2 SDRAM 및 LPDDR2(단일 랭크 지원 전용)를 지원합니다. Cyclone® V FPGA는 또한 언급된 메모리 인터페이스를 위한 소프트 메모리 컨트롤러를 지원합니다.
소비 전력
이전 세대 FPGA 대비 Cyclone® V 소비전력
실리콘 및 아키텍처 최적화
인텔은 28nm LP 프로세스 기술의 사용, 코어 전압 감소, 정전기를 줄이기 위한 낮은 VT 및 높은 VT 트랜지스터 선택, 낮은 게이트 용량, 전력 최적화된 트랜스시버 아키텍처, 강화된 지적 재산권(IP) 수량 증가 등 Cyclone® V FPGA의 전력을 줄이기 위한 중요한 조치를 취했습니다. 예를 들어, 새로운 다중 포트 메모리 컨트롤러 하드 IP 블록 및 PCI Express* 하드 IP 블록은 각각 소프트 로직 구현 장치의 10% 및 20% 미만의 전력을 소모합니다. 사용하지 않은 경우 이러한 블록은 트랜시버 블록과 함께 차단 가능하므로 설계 장치의 총 소비전력을 추가로 낮출 수 있는 메커니즘을 제공합니다.
낮은 전력의 이점
증대된 통합 및 저전력 Cyclone® V FPGA의 조합으로 다음과 같은 다양한 애플리케이션에 중요한 시스템 레벨 이점을 제공합니다.
정확한 전력 예측 및 분석
인텔은 업계에서 가장 정확하고 완전한 전력 관리 설계 도구로 설계 개념에서 구현 단계까지 전력을 쉽게 예측하고 분석합니다. 인텔은 다음과 같은 전력 예측 및 분석 리소스를 제공합니다.
설계할 때 설계 개념 수립 단계 동안 조기 전력 예측기(EPE)를 사용하고 설계 구현 단계 동안 전력 분석기를 사용할 수 있습니다. EPE는 스프레드시트 기반 분석 도구로, 장치 및 패키지 선택, 작동 조건 그리고 장치 활용에 기반하여 조기 전력 범위 지정 기능을 지원합니다. EPE의 전력 모델은 실리콘과 상호 관련이 있으며, 설계 장치의 소비전력을 정확하게 예측할 수 있도록 보장합니다.
전력 분석기는 훨씬 더 상세한 전력 분석 도구로, 실제 디자인 배치 및 라우팅, 로직 구성 및 시뮬레이션 파형을 사용하여 동적 전력을 매우 정확하게 예측합니다. 전력 분석기는 정확한 설계 정보와 함께 사용할 경우 전체적으로 약 10% 정확도를 제공합니다. 인텔® Quartus® Prime 소프트웨어 전력 모델은 회로당 5,000개 이상의 테스트 구성에 기반한 실리콘 측정과 상호 관련이 있습니다.
전력 관리 리소스 센터는 설계 프로세스 전반에 걸쳐 전력, 열 관리 및 전력 공급 관리에 대한 유용한 정보를 제공합니다.
인텔® Quartus® Prime 소프트웨어 최적화
설계 구현 세부 사항은 성능을 개선하고 영역을 최소화하며 전력을 줄일 수 있습니다. 역사적으로 플레이스 앤 라우트 설계 흐름을 통해 레지스터 전송 레벨(RTL) 내에서 성능과 면적 상충이 자동화되었습니다. 인텔은 전력 최적화를 설계 흐름으로 구현하는 리더십 지위를 유지하고 있습니다. 인텔® Quartus® Prime 소프트웨어 최적화 도구는 Cyclone® V 아키텍처 기능을 자동으로 사용하여 전력을 추가로 줄이므로 활성화될 때 총 소비전력이 최대 10% 더 낮습니다.
인텔® Quartus® Prime 소프트웨어 최적화 기능에는 사용자에게 투명한 여러 자동 전력 최적화 기능을 갖추고 있지만 이는 다음을 포함한 전력을 최소화기 위해 FPGA 아키텍처 세부 정보를 최적으로 활용합니다.
- 주요 기능 블록 변환
- 사용자가 더 낮은 전력을 사용할 수 있도록 사용자 RAM 매핑
- 동적 전력을 줄이기 위한 로직 재구성
- 로직 입력을 올바르게 선택하여 하이토글링 네트의 정전 용량 최소화
- 코어 로직의 및 배선 요구 사항을 줄여 라우팅에서 동적 전력 최소화
- 배치를 수정하여 클록킹 전력 감소
Cyclone® V SoC 하드 프로세서 시스템
고대역폭 HPS-FPGA 상호 연결 백본
HPS와 FPGA는 독립적으로 작동하지만, 고성능 ARM* AMBA AXI 버스 브리지에서 구축된 고대역폭 시스템 상호 연결 장치를 통해 긴밀히 결합되어 있습니다. FPGA 패브릭의 IP 버스 마스터는 FPGA-HPS 상호 연결 장치를 통해 HPS 버스 슬레이브에 액세스합니다. 이와 마찬가지로 HPS 버스 마스터는 HPS-FPGA 브리지를 통해 FPGA 패브릭의 버스 슬레이브에 액세스합니다. 두 브리지는 AMBA AXI-3를 준수하고 동시 읽기 및 쓰기 트랜잭션을 지원합니다. 최대 6개의 FPGA 마스터가 프로세서와 함께 HPS SDRAM 컨트롤러를 공유할 수 있습니다. 또한 프로세서를 사용하면 전용 32비트 구성 포트를 통해 프로그램을 제어한 상태에서 FPGA 패브릭을 구성할 수 있습니다.
- HPS-FPGA: 구성 가능 32, 64 또는 128비트 AMBA AXI 인터페이스.
- FPGA-HPS: 구성 가능 32, 64 또는 128비트 AMBA AXI 인터페이스.
- FPGA-HPS SDRAM 컨트롤러: 최대 6개의 마스터(명령 포트), 64비트 읽기 데이터 포트 4개 및 64비트 쓰기 데이터 포트 4개.
- 32비트 FPGA 구성 관리자.
HPS 기능
925MHz, 듀얼 코어 ARM* Cortex-A9 MPCore 프로세서. 각 프로세서 코어에는 다음이 포함되어 있습니다.
- 32KB L1 명령 캐시, 32KB L1 데이터 캐시
- 단일 및 이중 정밀 부동 소수점 장치와 NEON* 미디어 엔진
- CoreSight* 디버그 및 추적 기술
- 512KB의 공유 L2 캐시
- 64KB의 스크래치 RAM
- DDR2, DDR3 및 LPDDR2 지원 기능과 선택적 오류 수정 코드(ECC) 지원 기능을 제공하는 다중 포트 SDRAM 컨트롤러
- 8채널 직접 메모리 액세스(DMA) 컨트롤러
- QSPI 플래시 컨트롤러
- DMA 탑재 NAND 플래시 컨트롤러
- DMA 탑재 SD/SDIO/MMC 컨트롤러
- DMA 탑재 10/100/1000 이더넷 미디어 액세스 제어(MM) 장치 2개
- DMA 탑재 USB OTG(On-The-Go) 컨트롤러 2개
- I2C 컨트롤러 4개
- UART 2개
- 직렬 주변 인터페이스(SPI) 마스터 주변기기 2개, SPI 슬레이브 주변기기 2개
- 최대 134개의 범용 I/O(GPIO)
- 범용 타이머 7개
- 워치독 타이머 4개
Cyclone® V GX FPGA: 트랜시버 개요
모든 보급형 트랜시버가 동등하게 제작된 것은 아닙니다. 인텔의 Cyclone® V FPGA 제품군은 사용 가능한 모든 트랜시버 리소스를 완전히 활용하고 더 작고 저렴한 비용의 장치에 설계 장치를 유지할 수 있도록 지원하는 유연성을 갖추고 있습니다. Cyclone® V FPGA는 독립 프로토콜 구현 및 가장 낮은 전력에서 강화된 빌딩 블록으로 독점 프로토콜을 구현하는 과정에서 최대의 유연성을 제공합니다.
인텔의 Cyclone® V FPGA 제품군은 시장에서 가장 저렴한 비용, 초저 전력 FPGA를 제공함으로써 Cyclone® FPGA 시리즈를 확장합니다. 인텔의 트랜시버 리더십은 FPGA 설계 장치 내에서 작동하는 트랜시버 I/O의 실제 배송으로 재확인되었습니다. 작동 중인 Cyclone® V FPGA를 보려면 아래 동영상을 시청해 주십시오.
Cyclone® V FPGA 시리즈는 설계 요구 사항을 충족하는 두 개의 변종 제품 즉 최대 3.125G의 트랜시버를 갖춘 Cyclone® V GX FPGA와 최대 6.144G의 트랜시버를 갖춘 Cyclone® V GT FPGA를 제공합니다.
주요 트랜시버 기능
- 600Mbps~3.125Gbps 또는 6.142Gbps의 데이터 전송 속도를 지원하는 최대 12개의 트랜시버.
- 업계 표준 및 독점 프로토콜을 구현하는 유연하고 구성이 용이한 트랜시버 데이터경로.
- 개선된 신호 무결성(SI)을 위한 프로그래밍 가능 프리엠퍼시스 설정 및 조절 가능 차동 출력 전압(VOD).
- 물리 매체에서 주파수 의존 손실을 보상하는 사용자 제어 수신기 균등화.
- FPGA를 재프로그래밍하지 않고 동일한 채널에서 다중 프로토콜과 데이터 전송 속도를 지원하는 트랜시버 동적 재구성.
- PCI Express*(PCIe*), 공통 공용 무선 인터페이스(CPRI), DisplayPort, V-by-One 및 SATA 구성의 확산 스펙트럼 클록킹과 같은 프로토콜 기능 지원.
- PCIe*, XAUI 및 GbE 이더넷(GbE)을 위한 물리 인터페이스를 준수하는 전용 회로.
- PCI-SIG* 준수 x1, x2 또는 x4 엔드 포인트 또는 루트 포트 애플리케이션을 지원하는 임베디드 PCIe* Gen1(2.5Gbps) 및 Gen2(5Gbps) 하드 지적 재산권(IP)에 직접 연결되는 PIPE 인터페이스.
- 프레임이나 패킷이 항상 알려진 바이트 레인에서 시작하는 기본 내장 바이트 명령.
- 8비트-10비트 인코딩 및 10비트-8비트 디코딩을 수행하는 8B/10B 인코더 및 디코더.
- 우수한 잡음 내성을 위한 송신기 및 수신기 위상 잠금 루프(PLL) 충전 펌프와 전압 제어 발진기(VCO)용 온 다이 전원 공급 레귤레이터.
- 차상위 주파수에서 과도 전류 요구 사항을 충족하는 온 칩 전원 공급 디커플링, 온보드 디커플링 커패시터 요구 감소.
- 직렬 루프백, 병렬 루프백, 역직렬 루프백 및 PCI-SIG* 호환 PCIe* 하드 IP 블록의 루프백 마스터 및 슬레이브 기능과 같은 진단 기능.
PCS 블록 다이어그램에는 Cyclone® V FPGA 트랜시버, 물리 매체 부착(PMA) 및 물리 코딩 하부 계층(PCS)이 모두 제시되어 있습니다. PCS 내의 블록은 요구 사항에 따라 우회할 수 있습니다.
그림 1 Cyclone® V FPGA 트랜시버, PMA 및 PCS 블록 다이어그램
추가 리소스
개발 보드, 지적 재산, 및 기타 내용 등과 같이 인텔® FPGA 장치에 관련된 내용을 더 확인하십시오.
지원 리소스
교육, 문서, 다운로드, 도구 및 지원 옵션을 위한 리소스 센터입니다.
개발 보드
당사의 FPGA를 시작하고 인텔의 검증된 하드웨어 및 설계를 통해 시장 진출 시간을 단축하십시오.
지적 재산권
인텔의 검증된 IP 코어 및 참조 설계의 광범위한 포트폴리오를 통해 설계 주기를 단축하십시오.
FPGA 디자인 소프트웨어
하드웨어 및 소프트웨어 설계를 신속하게 완성하는 데 도움이 되는 Quartus Prime 소프트웨어와 생산성 향상 도구 세트를 살펴보십시오.
영업팀 문의
인텔® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.
구입처
지금 인텔® 공인 대리점에 문의하세요.