5G LDPC 인텔® FPGA IP

저밀도 패리티 검사(LDPC) 코드는 노이즈가 있는 채널을 통해 메시지를 전송 및 수신하도록 지원하는 선형 오류 수정 코드입니다. 5G LDPC 및 LDPC-V 인텔® FPGA IP는 무선 디자인에서의 통합을 위한 3세대 파트너십 프로젝트(3GPP) 5G 사양을 준수하는 LDPC 코드를 구현합니다. LDPC 코드는 터보 코드보다 더 나은 스펙트럼 효율성을 제공하며 5G NR을 위한 높은 처리량을 지원합니다.

5G LDPC-V IP는 가상화 기지국(vRAN)에 최적화된 완전한 채널 코딩 IP이며 5G LDCP IP 코어를 포함합니다.

5G LDPC 인텔® FPGA IP 사용 설명서 ›

5G LDPC-V 인텔® FPGA IP 사용 설명서 ›

5G LDPC 인텔® FPGA IP

5G LDPC-V 인텔® FPGA IP 인코더 및 디코더 개요.

제품 특징

IP 기능

  • 인코딩 및 디코딩 지원
  • CRC 검사기 모듈(연결 없는 CRC24B)
  • 레이트 매처
  • 블록당 수정 가능한 코드 블록 길이 및 코드 속도
  • 리소스 사용량 감소를 위한 5G LDPC-V Lite 옵션
  • 매우 안정적인 짧은 대기 시간 통신(URLLC)을 위한 높은 신뢰성 신호 대 잡음비(SNR)를 위한 블록 오류율(BLER) 성능 향상
  • 디레이트 매처
  • 통과 가능한 하이브리드 자동 반복 요청(HARQ) 블록 기준
  • 코드 블록 세분화 CRC 모듈(연결 없는 CRC24B)
  • 블록당 수정 가능한 코드 블록 길이, 코드 속도 및 최대 반복 횟수
  • 구성 가능한 입력 정밀도
  • 비계층 아키텍처에 비해 컨버전스 속도를 두 배로 하는 계층형 디코더 스케줄링 아키텍처
  • 각 반복 후 전체 신드롬 또는 4개의 계층을 사용하는 신드롬 확인을 기반으로 하는 조기 종료

성능 사양

  • 3GPP 5G LDPC 사양 준수
  • 외부 메모리 요구 사항 없음

사용자 및 시스템 인터페이스

  • Avalon®-Streaming(Avalon-ST) 입력 및 출력 인터페이스

디버그 및 테스트 기능

  • 성능 시뮬레이션 및 RTL 테스트 벡터 생성을 위한 C 및 MATLAB 비트 정확도 모델 제공
  • Testbench 및 예제 설계 사용 가능

IP 상태

주문 코드 상태
LDPC : IP-5G-LDPC 프로덕션
LDPC-V : IP-LDPCV 프로덕션
모두 보기 간단히 표시

추가 리소스

IP 찾기

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

기술 지원

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

IP 평가 및 구매

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

IP 기본 제품군

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

디자인 예

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

영업팀 문의

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시
제품 비교