Viterbi 디코딩(최대 가능성 디코딩 또는 순방향 동적 프로그래밍이라고도 함)은 점근적으로 최적의 디코딩 기술을 사용하여 나선형 코드를 디코딩하는 가장 일반적인 방법입니다. 기본 형태에서 Viterbi 디코딩은 최적의 전체 검색을 수행하는 효율적이고 재귀적인 알고리즘입니다. 컨볼루션 인코더와 Viterbi 디코더는 일반적으로 노이즈가 있는 채널에서 오류를 수정하기 위해 함께 사용됩니다. 예를 들어, 통신 채널이 있습니다.
기능
Viterbi 인텔 FPGA IP 코어의 기능은 다음과 같습니다.
고속 병렬 아키텍처
240Mbps 이상의 성능 제공
완전 병렬 작동
향상된 블록 디코딩 및 연속 디코딩
저속~중속의 하이브리드 아키텍처
구성 가능한 추가 비교 및 선택(ACS) 장치 수
메모리 기반 아키텍처
광범위한 성능 및 로직 영역
다음을 포함하여 완전히 매개변수화된 Viterbi 디코더:
코드화된 비트 수
구속 길이
소프트 비트 수
역추적 길이
각 코딩된 비트에 대한 다항식
가변 구속 길이
변조 지원
TCM(Trellis coded modulation) 옵션
시뮬레이션 및 검증
디코더를 검증하기 위한 VHDL 테스트벤치
인텔® FPGA 지원 VHDL 및 Verilog HDL 시뮬레이터에 사용하기 위한 지적 재산권(IP) 기능 시뮬레이션 모델