10GBASE-R PHY 인텔® FPGA IP
10GBASE-R PHY 인텔® FPGA 지적 재산(IP) 코어를 사용하면 모든 XFP 또는 SFP+ 광학 모듈 또는 XFI 및 SFI 인터페이스를 갖춘 외부 장치와 직접 연결할 수 있습니다.
인텔® Stratix® 10 L 및 H-Tile 트랜시버 PHY 사용 설명서 ›
인텔® Arria® 10 송수신 장치 PHY 사용 설명서 ›
10GBASE-R PHY 인텔® FPGA IP
PHY IP 코어는 10G 이더넷 MAC용 인텔® FPGA IP 또는 156.25Mbps 속도로 실행되는 표준 XGMII 인터페이스를 통해 고객이 개발한 이더넷 MAC과 함께 사용할 수 있습니다.
이 PHY IP 코어는 인텔® FPGA의 송수신 장치 기능의 일부로 사용할 수 있습니다.
기능
- 10GBASE-R 물리 코딩 하위계층(PCS), 10.3125-Gbps 물리 매체 부착(PMA) 및 PHY 관리 기능으로 구성된 PHY.
- 완전한 단일 솔루션을 구현하기 위한 10GbE MAC와 직접 인터페이스.
- 10.3125Gbps 직렬 송수신 장치와 함께 인텔® Arria® 10, Stratix® V 및 Arria® V GZ FPGA의 하드 실리콘에 통합된 PHY. 소프트 10GBASE-R PCS는 또한 Stratix® IV GT 및 Arria® V(GT 및 ST) FPGA에서 사용할 수 있습니다.
- 칩-칩, 칩-광학 모듈, 칩-PHY 장치 및 백플레인 애플리케이션을 위한 직접 10.3125Gbps 직렬 연결.
- 작동 중에 시스템에 다양한 10GBASE-R 채널 특성 및 장치를 채택할 수 있는 직렬 트랜시버에서 동적 부분 재구성 가능 I/O(DPRIO) 지원 기능.
- 이더넷 표준 10GBASE-R PHY 기능 구현: 64b/66b 인코딩 및 디코딩, 스크램블링/디스크램블링, 클록 주파수 보상용 수신기 속도, 66b/16b 기어 박싱 및 10.3125Gbps 라인 측으로의 데이터 직렬화 또는 역직렬화.
- 수신기 링크 오류 상태 감지.
- 테스트를 위해 직렬 트랜시버의 송신기에서 수신기까지 로컬 직렬 루프백.
- 고정밀도 및 정확도 시간 스탬핑을 위한 IEEE 1588 v2 옵션.
- 고성능 내부 시스템 인터페이스
- 인텔® FPGA Avalon® Streaming (Avalon-ST) 단일 데이터 속도(SDR) XGMII, 데이터 전송을 위한 156.25Mbps에서 72비트
- 인텔® FPGA Avalon® Memory-Mapped(Avalon-MM), 슬레이브 관리를 위한 32비트
- IEEE 802.3 10GbE 표준 준수, 조항 46, 49 및 51.
- 뉴햄프셔 대학교 Interoperability Lab(UNH-IOL) 10Gbps 이더넷 MAC 및 PCS 검증 테스트 통과.
IP 품질 기준
기초 |
|
|---|---|
연도 IP가 처음 공개됨 |
2015년 |
인텔 Quartus Prime 소프트웨어 첫 버전 지원 |
16.1 |
주문 코드 |
IP-10GMRPHY: 인텔 Arria 10 IP-10GBASERPCS: Cyclone V 시리즈 IP-10GMRPHY: 인텔 Cyclone10 IP-10GETHMAC: 10-Gbps 이더넷 MAC MegaCore |
상태 |
프로덕션 |
결과물 |
|
고객 결과물은 다음을 포함합니다. 디자인 파일(암호화된 소스 코드 또는 사전 합성 Netlist) ModelSim*- 인텔 FPGA 에디션용 시뮬레이션 모델 타이밍 및/또는 레이아웃 제약 개정 관리를 통한 문서화 Readme 파일 |
Y |
IP와 함께 제공되는 모든 추가 고객 결과물 |
|
최종 사용자가 IP를 구성할 수 있도록 허용하는 매개변수화 GUI |
Y |
인텔 FPGA IP 평가 모드 지원을 위해 IP 코어 활성화 |
Y |
소스 언어 |
Verilog |
Testbench 언어 |
|
소프트웨어 드라이버 제공 |
N |
드라이버 OS 지원 |
|
구현 |
|
사용자 인터페이스 |
XGMII 단일 데이터 속도/GMII/16비트 GMII(데이터 경로), Avalon-MM(관리) |
IP-XACT 메타데이터 |
N |
확인 |
|
시뮬레이터 지원 |
Mentor 그래픽*, Synopsys*, Cadence* |
하드웨어 검증 |
인텔 Stratix 10, 인텔 Arria 10 |
산업용 표준 준수 테스트 수행 |
Y |
수행한 경우, 어떤 테스트를 수행했나요? |
46, 49 및 51 |
수행한 경우, 테스트한 인텔 FPGA 장치는 무엇인가요? |
|
수행한 경우, 수행 날짜 |
|
수행하지 않은 경우, 예정되어 있나요? |
N |
상호 운용성 |
|
상호 운용성 테스트를 거친 IP |
N |
수행한 경우, 테스트한 인텔 FPGA 장치는 무엇인가요? |
|
상호 운용성 보고서 사용 가능 |
N |
관련 링크
문서
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
IP 기본 제품군
Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.
디자인 예
Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.