25G 이더넷 인텔® FPGA IP
50G 이더넷 인텔® FPGA IP 코어는 25G 및 50G 이더넷 사양, 25기가비트 이더넷 컨소시엄의 초안 1.4 및 IEEE 802.3x25Gb 이더넷 초안을 구현합니다. IP 코어에는 IEEE 802.3-2012 이더넷 표준의 66절에 정의된 단방향 전송을 지원하는 옵션이 포함되어 있습니다. 50Gbps 이더넷 IP 코어용 MAC 클라이언트 측면 인터페이스는 128비트 Avalon® 스트리밍 인터페이스(Avalon-ST)입니다. 이는 25.78125Gbps 트랜시버 2개를 매핑합니다.
짧은 대기 시간 50G 이더넷 인텔® FPGA IP 사용 설명서 읽기 ›
짧은 대기 시간 50G 이더넷 인텔® FPGA IP 설계 예제 사용 설명서 읽기 ›