인텔® Agilex™ 7 F-Tile 이더넷 하드 IP

인텔® Agilex™ 7 FPGA F-Tile은 IEEE 802.3 사양 및 기타 관련 이더넷 컨소시엄 사양과 호환되는 10G에서 400G까지의 속도를 지원하기 위해 분할 가능하고 구성 가능한 강화 이더넷 프로토콜 스택을 통합합니다.

인텔® Agilex™ 7 F-Tile 이더넷 하드 IP

지적 재산(IP) 코어는 10Gbps, 25Gbps, 40Gbps, 50Gbps, 100Gbps, 200Gbps 및 400Gbps의 데이터 속도로 이더넷을 구현합니다. IP 코어는 IP 라이브러리에 포함되어 있으며 IP 카탈로그에서 사용할 수 있습니다.

IP 코어는 다양한 이더넷 채널 및 기능 조합을 제공하는 여러 변형 장치에서 사용할 수 있습니다. 이는 선택적 Reed-Solomon RSFEC(Forward Error Correction) 및 선택적 IEEE 1588v2 정밀 시간 프로토콜(PTP)을 포함합니다. 사용자는 미디어 액세스 제어(MAC) 및 물리 코딩 하위계층(PCS) 변형 장치, PCS 전용 변형 장치, 유연한 이더넷(FlexE) 변형 장치 또는 광학 전송 네트워크(OTN) 변형 장치를 선택할 수 있습니다.

다음 표에는 F-Tile 이더넷 하드 IP가 지원하는 다양한 기능에 대한 개요 정보가 제공되어 있습니다.

이더넷 모드	변조	PMA 유형	FEC 선택 FEC 없음 - CL74 - CL91 - CL134 - ETC					MAC AvST	MAC Seg	PCS(MII)	PCS(OTN/ FlexE)	PTP	AN/LT
10GE-1	NRZ	FGT	✓	_	_	_	_	✓	✓	✓	✓	✓	✓
25GE-1	NRZ	FGT FHT	✓	✓	✓	✓	_	✓	✓	✓	✓	✓	✓
40GE-4	NRZ	FGT	✓	_	_	_	_	✓	✓	_	✓	_	✓
50GE-2	NRZ	FGT FHT	✓	_	✓	✓	_	✓	✓	✓	✓	✓	_
50GE-1	PAM4	FGT FHT	_	_	_	✓	✓	✓	✓	✓	✓	✓	✓
100GE-4	NRZ	FGT FHT	✓	_	✓	✓	_	✓	✓	✓	✓	✓	✓
100GE-2	PAM4	FGT FHT	_	_	_	✓	✓	✓	✓	✓	✓	✓	✓
100GE-1	PAM4	FHT	_	_	_	✓	_	✓	✓	✓	✓	✓	✓
200GE-8	NRZ	FGT	_	_	_	✓	_	_	✓	✓	✓	✓	_
200GE-4	PAM4	FGT FHT	_	_	_	✓	✓	_	✓	✓	✓	✓	✓
200GE-2	PAM4	FHT	_	_	_	✓	_	_	✓	✓	✓	✓	✓
400GE-8	PAM4	FGT	_	_	_	✓	✓	_	✓	✓	✓	✓	✓
400GE-4	PAM4	FHT	_	_	_	✓	_	_	✓	✓	✓	✓	✓

모두 보기 간단히 표시

테이블 참고:

FEC 선택 항목은 다음 FEC 유형을 지원합니다.

FEC 없음: FEC가 없습니다.
CL74: IEEE 802.3 BASE-R Firecode(CL 74).
CL91: IEEE 802.3 RS (528, 514) (CL91).
CL134: IEEE 802.3 RS (544,514) (CL134).
ETC: 이더넷 기술 컨소시엄 ETC RS(272, 258).

약어:

MAC AvST: MAC Avalon® 스트리밍 인터페이슬.
MAC Seg: MAC 분할.

기능

하드 IP 코어는 10G, 25G, 40G, 100G, 200G 및 400G의 속도에서 모든 IEEE 및 컨소시엄 이더넷 모드를 활성화합니다. MAC는 지연시간을 최적화하기 위해 컷스루 프레임 처리 기능을 제공하며 64바이트 프레임 길이의 전체 회선 속도와 패킷 손실 없이 백투백 또는 혼합 길이 트래픽을 지원합니다. 모든 IP 코어 변종 장치는 전이중 모드입니다.

PHY

10GE-1, 25GE-1, 40GE-4, 50GE-1, 50GE-2, 100GE-1, 100GE-2, 100GE-4, 200GE-2, 200GE-4, 200GE-8, 400GE-4, 400GE-8 모드 지원.
10GBASE-KR, 10GBASE-CR, 10GBASE-LR.
25GBASE-KR, 25GBASE-CR, 25GBASE-R, 25GAUI-1.
40GBASE-KR4, 40GBASE-CR4, 40GBASE-R4.
50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-1, 50GAUI-2.
100GBASE-KR1, 100GBASE-CR1, 100GBASE-KR2, 100GBASE-CR2, 100GBASE-KR4, 100GBASE-CR4, 100GAUI-1, 100GAUI-2, 100GAUI-4, CAUI-2, CAUI-4.
200GBASE-KR2, 200GBASE-CR2, 200GBASE-KR4, 200GBASE-CR4, 200GAUI-2, 200GAUI-4, 200GAUI-8.
400GBASE-KR4, 400GBASE-CR4, 400GAUI-4, 400GBASE-KR8, 400GBASE-CR8, 400GAUI-8.
다양한 이더넷 모드를 지원하는 10.3125Gbps, 25.78125Gbps, 26.5625Gbps, 53.125Gbps 또는 106.25Gbps에서 작동하는 트랜시버 레인.
NRZ 및 PAM4 모드 지원.
데이터 추출 및 정렬 마커로 64B/66B 인코딩 기능을 지원하여 여러 레인에서 데이터 정렬.
선택적 Reed-Solomon Forward Error Correction RS-FEC(528,514)은 보통 KR-FEC로 명명되거나 RS-FEC(544,514)는 보통 KP-FEC로 명명됨.
Firecode FEC (CL74) 지원.
IEEE 표준 802.3-2915 73절 및 25G 이더넷 컨소시엄 부록 초안 1.6에 정의되어 있는 자동 협상(AN).
IEEE 표준 802.3-2915 92절 및 93절과 25G 이더넷 컨소시엄 부록 초안 1.6에 정의되어 있는 링크 교육(LT).
세부적으로 제어된 8바이트, 10바이트 또는 12바이트 인터패킷 간격(IPG) 최소 평균을 유지하거나 사용자가 클라이언트 인터페이스에서 IPG를 구동할 수 있도록 허용하는 선택적 결손 유휴 카운터(DIC) 옵션.
IEEE 802.3-2015 고속 이더넷 표준 80.5절 요구 사항을 초과하는 수신기(RX) 스큐 변형 장치 공차.

프레임 구조 제어

점보 패킷 지원.
RX 순환 중복 검사(CRC) 패스스루 제어.
IEEE 802.3-2015 고속 이더넷 표준 82.2.12절 요구 사항을 초과하는 100G 링크용 1,000비트 RX PCS 레인 스큐 공차.
선택적 패킷 트랜시버(TX) CRC 생성 및 삽입.
독점적인 사용자 관리 정보 전송이 필요한 애플리케이션에 대한 RX 및 TX 프리앰블 패스스루 옵션.
선택적 TX MAC 소스 주소 삽입.
이더넷 링크에서 64바이트 최소 이더넷 프레임 길이를 충족하는 TX 자동 프레임 패딩. 이 기능에 대한 선택적 패킷 비활성화.
TX 오류 삽입 기능은 TX 클라이언트 인터페이스에 대한 진행 중인 입력의 클라이언트 무효화를 지원합니다.

프레임 모니터링 및 통계

RX CRC 확인 및 오류 보고.
IEEE 사양 선택적 RX Strict 시작 프레임 구분자(SFD) 확인.
IEEE 사양에 대한 선택적 RX Strict 프리앰블 확인.
IEEE 사양에 대한 RX 악성 패킷 확인.
제어 프레임 유형 표시 내용 수신.
통계 카운터.
통계 카운터 값을 정확한 시간에 캡처하기 위한 스냅샷 기능.
선택적 오류 신호 처리 기능은 로컬 오류를 감지 및 보고하고 IEEE 802.3-2015 고속 이더넷 표준 66절에 정의된 단방향 링크 오류를 지원하여 원격 오류를 생성합니다.

흐름 제어

일시정지 레지스터 또는 일시정지 인터페이스를 사용하여 선택적 IEEE 802.3-2018 이더넷 표준 31절 이더넷 흐름 제어 조작.
IEEE 표준 802.1Q-2014 - 수정안 17: 우선순위 기반 흐름 제어를 준수하는 선택적 우선순위 기반 흐름 제어.
일시정지 프레임 필터링 제어.
소프트웨어는 로컬 TX MAC 데이터 흐름을 동적으로 토글하여 입력 흐름을 선택적으로 차단할 수 있습니다.

정밀 시간 프로토콜(PTP)은

IEEE 표준 1588v2 PTP에 대한 선택적 지원.
1단계(1588v1 및 1588v2) 및 2단계 TX 타임스탬프.
이더넷 캡슐화, IPv4의 UDP 그리고 IPv6의 UDP를 포함한 다양한 프레임 형식으로 PTP 헤더 지원.
체크섬 제로 및 체크섬 확장 바이트 계산 지원.
교정 현장 운영 작업 지원.
프로그래밍 가능한 추가 지연시간 및 비대칭 지연시간.

OTN

TX 및 RX PCS 66비트 인코딩 및 스크램블링이 활성화되어 있는 선택적 25/50GbE 일정 비트 속도(CBR).
전체 MAC 및 PCS 66비트 기능을 갖춘 선택적 25/50GbE CBR.

사용자 시스템 인터페이스

IP 코어 제어 및 상태 레지스터에 액세스하기 위한 Avalon® 메모리 매핑(Avalon-MM) 관리 인터페이스.
Avalon-ST 데이터 경로 인터페이스는 PCS 변형이 있는 MAC에서 가장 중요한 바이트(MSB)의 프레임 시작과 함께 MAC을 클라이언트 로직과 연결합니다. 100G 채널용 인터페이스는 512비트를 사용합니다. MAC 레이어가 활성화되면 10/25G 채널은 64비트를 사용합니다(AVST 인터페이스는 10G~100G의 경우에만 사용 가능).
MAC Avalon-ST 인터페이스는 10G에서 100G까지 사용할 수 있습니다.
MAC 분할 인터페이스는 10G~400G의 경우에 사용할 수 있습니다.
MII 데이터 경로 인터페이스는 PCS 전용 변형 장치에서 PCS를 클라이언트 로직에 연결합니다.
하드웨어 및 소프트웨어 재설정 제어.
클록 데이터 복원(CRSD) 출력 신호를 장치 패브릭에 제공하여 동기식 이더넷(SyncE) 지원.

동적 재구성

다른 이더넷 속도 간의 동적 재구성 기능을 지원합니다.
쉽게 구현할 수 있는 설계 예제.

디버깅 및 테스트 능력

PCS 레인당 비트 오류를 모니터링하는 비트 인터리빙 패리티 오류 카운터.
프레임 중간 및 그 사이에서 오류를 모니터링하는 RX PCS 오류 블록 카운터.
악성 및 감소 패킷 카운터.
모든 PCS 레인에서 링크 BER을 모니터링하기 위한 높은 비트 오류 속도(BER) 감지.
선택적 스크램블 유휴 테스트 패턴 생성 및 확인
통계 카운터 값을 정확한 시간에 캡처하기 위한 스냅샷 기능.
테스트 및 디버그를 지원하는 TX 오류 삽입 기능.
10G-1, 25G-1, 50G-1, 50G-2, 100G-1, 100G-2, 100G-4,200G-4, 200G-8, 400G-4 모드 지원.

IP 상태


주문 상태	프로덕션
주문 코드
F-Tile 이더넷 인텔® FPGA Hard IP	IP-ETH-F-ANLT

모두 보기 간단히 표시

추가 리소스

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시

특정 시스템의 특정 테스트에서 구성 요소의 성능을 측정한 테스트입니다. 하드웨어, 소프트웨어 또는 구성의 차이가 실제 성능에 영향을 줄 수 있습니다. 구매를 고려하고 있는 경우 다른 정보 소스도 참조하여 성능을 평가하십시오. 성능 및 벤치마크 결과에 대한 자세한 내용은 www.intel.com/benchmarks를 참조하십시오. 인텔 및 Quartus는 미국 및/또는 다른 국가에서 인텔사 또는 그 자회사의 상표입니다.

제품 비교

언어 선택

Intel.com 검색 사용

바로 가기

최근 검색

고급 검색

다음에서만 검색

인텔® Agilex™ 7 F-Tile 이더넷 하드 IP