인텔® FPGA 컴퓨팅 익스프레스 링크(CXL) IP
포트당 최대 4배 더 많은 대역폭을 제공하는 CXL 하드 IP와 함께 제공되는 최초의 FPGA.1
이제 CXL 사양 개정 1.1 및 2.0을 지원합니다.
인텔® FPGA 컴퓨팅 익스프레스 링크(CXL) IP
Quartus Prime 디자인 소프트웨어 v22.3에서 사용 가능
컴퓨팅 익스프레스 링크(CXL)는 주변기기/가속기 링크 프로토콜에 대한 새로운 프로세서입니다. 기존 PCIe 프로토콜을 기반으로 하고 양측 간의 일관된 통신을 허용하여 기존 PCIe을 넘어서는 새로운 기능을 추가합니다. 이를 통해 이기종 컴퓨팅을 위한 Look-aside 또는 Inline Accelerator와 함께 사용할 때 CXL 링크를 통해 효율적이고, 대기 시간이 짧고, 대역폭이 높은 고성능을 구현할 수 있습니다.
FPGA 기반 가속기를 만들거나 사용하고자 하는 경우, R-tile 내에서 CXL 프로토콜 하드 IP를 사용할 수 있는데, R-tile은 인텔® Agilex™ I 시리즈 및 인텔® Agile™ M 시리즈 FPGA 제품군의 일부에 통합되어 있습니다. 하드 IP는 FPGA 패브릭 리소스의 사용을 최소화하여 전체 대역폭 Gen5 x16 구성을 지원합니다.
인텔® Agilex™ FPGA로 CXL 별도 가속기 구현
인텔® Agilex™ FPGA는 R-타일 하드 IP를 통해 CXL을 지원합니다.
R-Tile에서 하드 IP2(HIP)로 사용 가능:
- 완전한 Gen5 x16 성능 실현
- 최소한의 패브릭 리소스 => 사용자 로직을 위한 더 많은 공간
- CXL 사양 지원 1.1 및 2.0(가격 및 일정은 인텔에 문의)
각 CXL 장치 유형에 대해 제공되는 FPGA 지원 로직:
- 가속기 유형 1(주문 부품 번호: IP-CXLTYP1)
- 가속기 유형 2(주문 부품 번호: IP-CXLTYP2)
- 메모리 확장기 유형 3(주문 부품 번호: IP-CXLTYP3DDR)
- FPGA 설계 예제, 시뮬레이션 모델 및 디버그 툴킷 포함
유연한 장치 연결 메모리 서브시스템 아키텍처:
- 사용자가 다양한 메모리 유형/컨트롤러를 조합하여 사용 및 관리 가능
- M20K 블록, DDR4, DDR5, LPDDR5, HBM2e, SSD
CXL 하드 IP를 활성화하고 CXL 소프트 R-타일 래퍼 및 소프트 지원 로직을 받기 위해서는 인텔® Quartus® 프라임 디자인 소프트웨어와 더불어 별도의 CXL IP 라이선스를 구입/활성화해야 적절하게 사용할 수 있습니다. 가격 정보는 해당 지역 인텔 영업 담당자에게 문의하십시오.
무료로 제공된 30일 또는 60일 평가판 IP 라이선스를 활성화하려면 해당 지역의 인텔 영업 담당자에게 문의하십시오.