GTS Ethernet FPGA Hard IP
이더넷은 많은 시장과 응용 분야에서 널리 사용됩니다. GTS Ethernet Intel FPGA Hard IP(EHIP)는 FPGA 리소스를 최소한으로 사용하면서 빠르고 유연한 고성능 이더넷을 구현합니다. EHIP에는 이더넷용 구성 가능한 강화 프로토콜 스택이 포함되어 있으며, 이더넷용 IEEE 802.3-2018 - 이더넷용 IEEE 표준 및 25 기가비트 이더넷 컨소시엄의 25G/50G 이더넷 사양과 호환됩니다.
GTS Ethernet Hard IP로 연결되는 장치 수 증가
Agilex™ 5 및 Agilex™ 3 장치는 고성능, 저전력 및 소형 폼 팩터가 필요한 광범위한 응용 프로그램에 사용됩니다. 이러한 특징은 다음과 같은 에지 및 코어에서의 중간급 FPGA 응용 프로그램에 적합합니다.
무선 및 유선 통신
비디오 및 방송 장비
산업용 응용 프로그램
테스트 및 측정 제품
의료 전자기기
데이터 센터
방위 응용 분야
위에 나열된 응용 프로그램의 대부분은 이더넷 연결 및 설계 가속 지원을 위한 EHIP를 활용할 수 있습니다.
기능 | Agilex™ 5 FPGA | Agilex™ 3 FPGA |
---|---|---|
이더넷 속도/PMA 조합 [데이터 속도]-[PMA의 수] |
|
|
PMA 유형 |
|
|
유연한 구성 |
|
|
클라이언트 인터페이스 |
|
|
정방향 오류 수정(FEC) |
|
|
정밀 타이밍 및 링크 학습 |
|
|
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
IP 기본 제품군
Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.
디자인 예
Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.