Interlaken 인텔® FPGA IP

Interlaken 인텔® FPGA IP 코어는 Interlaken 프로토콜 정의 v1.2을 준수하며 시스템 개발자가 자체 시스템에서 높은 대역폭 처리량을 달성할 수 있도록 합니다. 이 사전 구축된 RTG(ready-to-go) IP 빌딩 블록은 디자인 주기를 단축하므로 시장 출시 시간이 빨라집니다.

Interlaken 인텔® FPGA IP

Interlaken은 네트워킹 애플리케이션에서 고속의 채널화된 칩-칩 인터페이스를 위한 상호 연결 프로토콜입니다. 10Gbps~600Gbps 이상의 속도로 고대역폭 칩 간 패킷 전송에 최적화되어 있습니다.

Interlaken 인텔® FPGA IP 코어는 다음에 이상적입니다.

액세스를 위한 다중테라비트 라우터 및 스위치
다양한 트래픽 프로파일을 최적화하기 위해 IP 기능이 필요한 캐리어 이더넷 및 데이터 센터 애플리케이션
차세대 플랫폼 확장

기능

인텔은 2007년에 설립된 이래 Interlaken Alliance의 일부였으며 고객에게 강력하고 구현하기 쉬운 Interlaken IP 솔루션을 제공하기 위해 새로운 프로토콜 기능을 지속적으로 혁신하고 있습니다. 인텔은 현재 최대 600G Interlaken IP를 제공합니다.

인텔® FPGA Interlaken IP 포트폴리오는 3세대 소프트 IP(미디어 액세스 제어(MAC) 포함) 및 2세대 강화 IP(물리 코딩 하위계층(PCS)/물리 매체 부착(PMA) 포함)의 주요 개발 이정표를 달성합니다. 이러한 노련하고 실전 테스트를 거친 코어는 보다 지능적인 새 시스템에 필요한 견고성과 완성도를 지속적으로 제공합니다.

최대 25.78125Gbps(NRZ) 또는 56Gbps(PAM4)에 이르는 데이터 속도 선택
최대 24개의 다중 레인 구성
인터리브 패킷 모드 지원
향상된 스케줄링
다중 세그먼트 또는 SOP(Start-of-Packet) 얼라인먼트 사용자 인터페이스 옵션
I/O 제어 가능한 버스트 설정(최소, 최대, 단기)
프로그래밍 가능한 메타 프레임 길이
최대 256개의 로직 채널
다중 사용 현장 액세스
대역 내 및 대역 외 흐름 제어(캘린더 페이지 옵션)
고급 오류 처리 및 오류 주입 기능
재전송
완전한 통합 IP(MAC, PCS 및 PMA 레이어)
튜닝 가능한 프리엠퍼시스 및 균등화 설정
다양한 애플리케이션 요구에 최적화하기 위해 사용 가능한 맞춤형 IP 결과물
ILA 모드 지원

IP 상태


주문 상태	프로덕션
주문 코드
20G ~ <100G	IP-ILKN/50G
100G ~ <200G	IP-ILKN/100G
200G ~ <400G	IP-ILKN/200G

모두 보기 간단히 표시

추가 리소스

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시

제품 비교

언어 선택

Intel.com 검색 사용

바로 가기

최근 검색

고급 검색

다음에서만 검색

Interlaken 인텔® FPGA IP