저지연 이더넷 100G MAC 및 PHY 인텔® FPGA IP 코어
저지연 이더넷 100G MAC 및 PHY 인텔® FPGA IP 코어
개요
인텔®은 네트워크 인프라 및 데이터 센터를 대상으로 하는 짧은 대기 시간 100G 이더넷 인텔® FPGA IP 코어로 최고의 유연성, 확장성 및 구성 가능성을 제공합니다. 짧은 대기 시간 100G 이더넷 인텔® FPGA IP 코어는 IEEE 802.3ba-2010 표준을 준수하며 미디어 접근 제어(MAC), PHY, 물리적 코딩 하위 계층(PCS), 물리매체 접속부(PMA) 및 선택적 FEC(정방향 오류 수정) 블록을 포함합니다. 또한 IEEE 1588v2 타임스탬프 지원과 지원되는 인텔® Stratix® 및 인텔® Arria® FPGA에서 백플레인을 구동하는 기능도 포함합니다. 이 IP는 구리 인터커넥트 또는 광 송수신기 모듈을 사용하는 칩 대 칩 인터페이스에 사용할 수 있습니다.
기능
- IP 코어는 IEEE 웹사이트(www.ieee.org)에서 볼 수 있는 IEEE 802.3ba-2010 고속 이더넷 표준에 따라 설계되었습니다. MAC는 대기 시간을 최적화하기 위해 컷스루 프레임 처리 기능을 제공하며, 64바이트 프레임 길이의 전체 회선 속도와 패킷 손실 없이 백투백 또는 혼합 길이 트래픽을 지원합니다. 모든 저지연 100G 이더넷 인텔® FPGA IP 코어 변형에는 전이중 MAC 및 PHY 구성 요소가 포함되며 다음 기능을 제공합니다.
PHY 기능:
- 인텔® Stratix® 10 FPGA 25.78125Gbps 직렬 송수신 장치에 원활하게 인터페이스하는 소프트 PCS 로직
- 25.78125Gbps에서 작동하는 4개의 FPGA 하드 직렬 송수신기 레인으로 구성된 CAUI-4 외부 인터페이스
- Reed-Solomon 순방향 오류 수정 옵션 - RS(528,514) FEC
- 자동 협상/링크 교육(AN/LT) 프로토콜 지원
프레임 구조 제어 기능:
- 점보 패킷 지원
- TX 및 RX 순환 중복 검사(CRC) 통과 제어
- 선택적 TX CRC 생성 및 삽입
- 사용자 관리 정보 독점적 전송이 필요한 응용 프로그램에 대한 RX 및 TX 프리앰블 통과 옵션
- 64바이트 최소 이더넷 프레임 길이를 충족하는 TX 자동 프레임 패딩.
프레임 모니터링 및 통계:
- RX CRC 확인 및 오류 보고
- IEEE에 따른 선택적 RX 엄격한 SFD 검사
- IEEE 사양에 따른 RX 기형 패킷 검사
- 제어 프레임 유형 표시 내용 수신
- 선택적 통계 카운터
- 선택적 오류 신호: 로컬 오류를 보고하고 원격 오류를 생성(IEEE 802.3ba-2012 이더넷 표준, 66항).
흐름 제어:
- 일시 중지 레지스터 또는 일시 중지 인터페이스를 사용하여 선택적 이더넷 흐름 제어 작업(IEEE 802.3, 31항)
- 미세 제어를 위한 일시 중지의 선택적 우선 기반 흐름 제어(IEEE 표준 802.1Qb-2011, 개정 17)
- 일시정지 프레임 필터링 제어
디버깅 및 테스트 기능 기능:
- 자체 진단 테스트에 사용 가능한 직렬 송수신기의 선택적 직렬 PMA 로컬 루프백(TX-RX)
- TX 오류 삽입 기능은 테스트 및 디버깅을 지원
- PHY 신호 무결성 디버깅 또는 모니터링을 위한 인텔® FPGA 디버그 마스터 엔드포인트(ADME)에 대한 선택적 액세스
사용자 시스템 인터페이스:
- IP 코어 제어 및 상태 레지스트에 액세스하기 위한 Avalon® 메모리 매핑(Avalon-MM) 관리 인터페이스
- Avalon-ST 데이터 경로 인터페이스는 가장 중요한 바이트(MSB)의 프레임 시작으로 클라이언트 로직에 연결됩니다. 512비트의 인터페이스 데이터 폭은 이 RX 클라이언트 인터페이스 SOP 정렬 및 RX 및 TX 프리앰블 통과 옵션에 상관 없이 데이터 속도를 보장합니다.
- 하드웨어 및 소프트웨어 재설정 제어
이더넷 프로토콜의 자세한 사양은 IEEE 802.3ba-2010 고속 이더넷 표준을 참조하십시오.
IP 상태
|
|
---|---|
주문 상태 |
프로덕션 |
주문 코드 | |
저지연 40Gbps 및 100Gbps 이더넷 MAC 및 PHY MegaCore |
저지연 100G 이더넷 MAC 및 PHY: IP-100GEUMACPHY저지연 100G 이더넷 KR/CR 변형: IP-ETH-100GEEUKRCR 저지연 100G 이더넷 MAC 및 PHY(1588 포함): IP-100GEUMACPHYF 저지연 40G 이더넷 MAC 및 PHY: IP-40GEUMACPHY 저지연 40G 이더넷 MAC 및 PHY(1588 포함): IP-40GEUMACPHYF 저지연 100G 이더넷 MAC 및 PHY: IP-100GEUMACPHY 저지연 100G 이더넷 MAC 및 PHY(1588 포함): IP-100GEUMACPHYF 저지연 40G 이더넷 MAC 및 FEC 포함 40GBASE-KR4 PHY: IP-40GBASEKR4PHY |
40Gbps 및 100Gbps 이더넷 MAC 및 PHY MegaCore |
IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
관련 링크
문서
개발 보드
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
IP 기본 제품군
Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.
디자인 예
Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.