PCIe* 다중 채널 DMA IP 및 AVMM 브리지 IP
PCIe IP용 다중 채널 DMA를 사용하면 호스트와 장치 사이의 데이터를 효율적으로 전송할 수 있습니다. PCIe IP용 다중 채널 DMA는 기본 PCIe* 링크를 이용하여 호스트와 장치 간의 다중 DMA 채널을 지원합니다.
PCIe* 다중 채널 DMA IP 및 AVMM 브리지 IP
DMA 채널은 호스트 대 장치(H2D) 및 장치 대 호스트(D2H)의 대기열 쌍으로 구성됩니다. 그림에서 보이는 것처럼 PCIe IP용 다중 채널 DMA는 서버의 하드웨어 인프라에서 사용되어 다양한 가상 머신(VM) 기반 클라이언트와 해당 FPGA 장치 기반 해당 부분 간의 통신을 허용합니다. PCIe용 다중 채널 DMA는 드라이버 소프트웨어가 설정한 설명자 기반 대기열에서 작동하여 로컬 FPGA와 호스트 간에 데이터를 전송합니다. PCIe IP의 제어 논리용 다중 채널 DMA는 대기열 설명자를 읽고 이를 실행합니다. 각 채널의 D2H 및 H2D 작업에는 별도의 대기열이 사용됩니다. PCIe IP용 다중 채널 DMA는 인텔® PCIe 하드 IP를 통합하고 PCIe 링크를 통해 호스트 루트 복합과 상호 작용합니다. 사용자 논리 측면에서, IP의 Avalon® 메모리 매핑 및 Avalon® 스트리밍 인터페이스를 통해 MCDMA IP를 다른 플랫폼 디자이너 구성 요소와 쉽게 통합할 수 있습니다.
다중 채널 DMA IP는 그림과 같이 엔드포인트 및 루트 포트 구성 모두를 위해 AVMM(Avalon® Memory mapped) 브리지 기능을 또한 통합합니다. 사용자는 독립형 방식 또는 MCDMA 모듈과의 연결을 통해 브리지 기능을 활용할 수 있습니다.
기능
- Avalon® 메모리 매핑 인터페이스 또는 Avalon® 스트리밍 인터페이스 사용자 논리 인터페이스를 선택하는 옵션.
- SR-IOV 지원으로 최대 2048개 채널 지원(8 PF/2K VF).
- 모든 채널에서 헤드 오브 라인 차단을 방지하는 내장 아키텍처.
- Writeback 또는 MSI로 설명자별 완료 알림.
- 512 바이트의 최대 페이로드 크기 값 지원.
- 완료 재주문 지원.
관련 링크
문서
장치 및 하드웨어 개발 키트 지원
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 인텔® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원을 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
인텔® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
인텔® FPGA IP로 설계
인텔® FPGA에 최적화된 다양한 기성 코어인 인텔® FPGA IP를 사용한 설계에 대해 자세히 알아보십시오.
IP 기본 제품군
인텔® Quartus® Prime Standard 또는 Pro Edition 소프트웨어에 대한 활성 라이선스가 있는 무료 인텔 FPGA IP 코어 라이선스.
I-테스트
인텔은 검증된 인텔 FPGA IP 또는 FPGA 디자인 솔루션 네트워크 회원 IP 코어에 대해 상호 운용성 테스트(I-테스트)를 거친 인증을 수여합니다.
인텔® FPGA 파트너 IP
인텔® 솔루션 마켓플레이스에서 인텔® FPGA 파트너 지적 재산권 코어 카탈로그를 찾아보십시오.
디자인 예
인텔® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
IP 인증
인텔은 인텔® FPGA 도구 또는 인터페이스 사양과 원활하게 작동하는 지적 재산권 코어를 제공하기 위해 최선을 다하고 있습니다.
영업팀 문의
인텔® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.