L/H-Tile PCIe* 하드 IP

Stratix® 10 FPGAs PCIe 기본 사양 3.0을 준수하는 구성 가능하고 강화된 PCIe용 프로토콜 스택을 포함하는 L/H-Tile 칩렛을 통합합니다. 이 Avalon® 스트리밍 인터페이스 하드 IP는 PCIe 1.0, 2.0 및 3.0 데이터 속도와 SR-IOV 기능 지원을 포함하여 x1, x2, x4, x8 또는 x16 구성을 지원합니다.

L-Tile, H-Tile 송수신기 PHY 사용 설명서 읽기 ›

PCIe용 L-Tile 및 H-Tile Avalon® 메모리 매핑 인텔® FPGA IP 사용 설명서 읽기 ›

PCIe용 L-Tile 및 H-Tile Avalon® 스트리밍 및 단일 루트 I/O 가상화(SR-IOV) 인텔® FPGA IP 사용 설명서 읽기 ›

L/H-Tile PCIe* 하드 IP

표준 및 사양 준수

  • L/H Tile PCIe 하드 IP는 PCI-SIG 준수 테스트를 통과했습니다. PCI-SIG 통합기 목록을 참조하십시오.

기능

  • Hard IP로 구현된 트랜잭션, 데이터 링크, 실제 계층을 포함하는 완전한 프로토콜 스택.
  • 기본 엔드포인트 및 루트 포트에 대해 x1.0, 2.0 또는 3.0 레인 속도를 사용하는 x1, x2, x4, x8 및 x16 구성.
  • Avalon® 스트리밍 인터페이스 Gen 3.0 x16 변형을 제외한 응용 프로그램 계층의 256비트 인터페이스.
  • Avalon® 스트리밍 인터페이스 3.0 x16 변형에 대한 응용 프로그램 계층의 250MHz의 512비트 인터페이스.
  • 인텔® Quartus® Prime Pro Edition IP 카탈로그 또는 플랫폼 디자이너의 시스템 디자인 일부로 독립형 IP 코어 인스턴스화.
  • 동적 디자인 예제 생성.
  • 프로토콜을 통한 구성(CvP)은 주변 및 코어 로직 구성을 위한 별도의 이미지를 제공합니다.
  • PCIe(PIPE)용 PHY 인터페이스 또는 IEEE 암호화 모델을 사용한 직렬 인터페이스 시뮬레이션
  • x1, x2, x4, x8 구성을 지원하는 Testbench 버스 기능 모델(BFM).
  • Avery 테스트 벤치를 사용한 3.0x16 BFM 시뮬레이션 모델 지원 AN-811: 인텔® Stratix® 10 장치에서 PCIe 3.0 x16 시뮬레이션을 위한 Avery BFM 사용을 참조하십시오.
  • 기본 PHY 디버그 마스터 엔드포인트(NPDME). 자세한 내용은 인텔® Stratix® 10 L-Tile, H-Tile 송수신 장치 PHY 사용 설명서를 참조하십시오.
  • FPGA 패브릭이 프로그래밍되기 전에 PCIe IP 코어가 작업을 시작할 수 있도록 하는 자율 Hard IP 모드. 이 모드는 기본적으로 활성화됩니다. 비활성화할 수 없습니다.
  • 전용 69.5킬로바이트(KB) 수신 버퍼.
  • 엔드투엔드 순환 중복 검사(ECRC).
  • BAR(Base address register) 확인 로직.
  • SRNS(Spread Spectrum architecture)가 없는 별도의 참조 클록은 지원하지만 독립적 별도의 참조 클록은 지원하지 않습니다.
  • 확산 스펙트럼 아키텍처(SRIS).

단일 루트 I/O 가상화(SR-IOV) 기능 지원(H-Tile 전용)

  • 최대 4개의 PCIe 실제 기능(PF)과 최대 2048개 가상 기능(VF)에 대한 별도의 구성 공간.
  • PF용 고급 오류 보고(AER).
  • 주소 번역 서비스(ATS) 및 TLP 처리 힌트(TPH) 기능.
  • PCI 및 PCIe 구성 공간에서 일부 VF 제어 등록 필드의 현재 설정을 읽는 Control Shadow 인터페이스.
  • PF 및 VF의 기능 수준 재설정(FLR).
  • PF용 메시지 신호 인터럽트(MSI).
  • PF 및 VF용 MSI-X.

무료 IP(H-tile 전용)

드라이버 지원

디버그 기능에는 다음 기능을 비롯한 PCIe 링크 검사 도구가 포함됩니다

  • 구성 공간 등록에 대한 읽기 및 쓰기 권한
  • LTSSM 모니터링.
  • PCS 및 PMA 등록에 대한 읽기 및 쓰기 권한

IP 상태

주문 상태

주문 코드 필요 없음
모두 보기 간단히 표시

추가 리소스

IP 찾기

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

기술 지원

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

IP 평가 및 구매

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

IP 기본 제품군

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

디자인 예

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

영업팀 문의

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시
제품 비교