주요 콘텐츠로 건너뛰기
인텔 로고 - 홈페이지로 돌아가기
내 도구

언어 선택

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
로그인 제한된 콘텐츠 접근

Intel.com 검색 사용

몇 가지 방법을 통해 Intel.com 사이트 전체를 간편하게 검색할 수 있습니다.

  • 브랜드 이름: 코어 i9
  • 문서 번호: 123456
  • Code Name: Emerald Rapids
  • 특별 운영자: "Ice Lake", Ice AND Lake, Ice OR

바로 가기

가장 인기있는 검색 결과를 찾으려면 아래의 퀵 링크를 찾아볼 수 있습니다.

  • 제품 정보
  • 지원
  • 드라이버 및 소프트웨어

최근 검색

로그인 제한된 콘텐츠 접근

고급 검색

다음에서만 검색

Sign in to access restricted content.
  1. 인텔® 제품
  2. Altera® FPGA, SoC FPGA 및 CPLD
  3. Altera® FPGA Intellectual Property
  4. 인터페이스 프로토콜 IP
  5. Serial Lite IV 인텔® FPGA IP 코어

사용 중인 브라우저 버전은 이 사이트에 권장되지 않습니다.
다음 링크 중 하나를 클릭하여 브라우저를 최신 버전으로 업그레이드하십시오.

  • Safari
  • Chrome
  • Edge
  • Firefox

Serial Lite IV 인텔® FPGA IP 코어

Serial Lite IV 인텔® FPGA 지적 재산권(IP) 코어는 칩 대 칩, 보드 대 보드 및 백플레인 응용프로그램의 고대역폭 데이터 통신에 적합합니다.

Serial Lite IV 인텔® FPGA IP 사용자 가이드 읽기 >

GTS Serial Lite IV 인텔® FPGA IP 사용자 가이드 읽기 >

GTS Serial Lite IV 인텔® FPGA IP 디자인 예제 사용자 가이드 읽기 ›

Serial Lite IV 인텔® FPGA IP 코어

Serial Lite IV IP 코어는 MAC(미디어 액세스 제어), PCS(물리적 코딩 하위 계층) 및 PMA(물리적 미디어 부착) 블록을 통합합니다. IP는 단일 링크에서 최대 12개 PAM4 레인의 인텔® Agilex™ 7 F-Tile FGT(범용 트랜시버)로 레인당 최대 58Gbps 및 최대 4개 PAM4 레인의 인텔® Agilex™ 7 F-Tile FHT(고속 트랜시버)로 최대 116Gbps 또는 FGT의 최대 16개 NRZ(비제로 복귀) 레인으로 레인당 28Gbps 및 FHT의 최대 4개 NRZ 레인으로 레인당 58Gbps의 데이터 전송을 지원합니다. 이 프로토콜은 높은 대역폭, 낮은 오버헤드 프레임 및 낮은 I/O 카운트를 제공하여 레인 수와 속도 모두에서 높은 확장성을 지원합니다. IP는 Agilex™ 5 장치용 최신 GTS 트랜시버로 E-Tile 트랜시버와 F-Tile 트랜시버의 이더넷 PCS 모드로 다양한 데이터 속도를 지원하므로 쉽게 재구성할 수 있습니다.

이 IP는 두 개의 전송 모드를 지원합니다:

  • 기본 모드 - 대역폭을 늘리기 위해 패킷 시작, 빈 주기 및 패킷 끝 없이 데이터가 전송되는 순수한 스트리밍 모드입니다. IP는 첫 번째 유효한 데이터를 버스트의 시작으로 사용합니다.
  • 전체 모드 - 데이터 전송 패킷 모드입니다. 버스트 및 동기화 주기는 패킷의 시작과 끝에서 구분 기호로 전송됩니다.

기능

기능 설명
데이터 전송
  • 단일 링크에서 FHT의 PAM4 레인 최대 4개로 레인당 최대 116Gbps 지원
  • 단일 링크에서 FHT의 NRZ 레인 최대 4개로 레인당 최대 58Gbps 지원.
  • 단일 링크에서 FGT의 PAM4 레인 최대 12개로 레인당 최대 58Gbps 지원.
  • 단일 링크에서 FGT의 최대 16개 NRZ 레인으로 레인당 최대 28Gbps 지원.
  • 연속 스트리밍(기본) 또는 패킷(전체) 모드를 지원합니다.
  • 낮은 오버헤드 프레임 패킷 지원.
  • 모든 버스트 크기에 대해 바이트 단위 전송을 지원합니다.
  • 사용자 개시 또는 자동 레인 조정을 지원합니다.
  • 프로그래밍 가능 정렬 기간을 지원합니다.
PCS
  • 소프트 로직 리소스 감소를 위해 인텔® Agilex™ 7 및 인텔® Stratix® 10 장치 E-Tile 트랜시버에 원활하게 인터페이스되는 하드 IP 로직을 사용합니다.
  • 100GBASE-KP4 사양에 대한 PAM4 변조 모드를 지원합니다. RS-FEC는 이 변조 모드에서 항상 활성화됩니다.
  • KR-FEC 오류 감지 및 수정(옵션)을 위해 NRZ 변조 모드를 지원합니다.
  • 64b/66B 인코딩 디코딩을 지원합니다.
오류 감지 및 처리
  • 전송(TX) 및 수신(RX) 데이터 경로에서 순환 중복 검사(CRC) 오류 검사를 지원합니다.
  • RX 링크 오류 검사 지원.
  • RX PCS 오류 감지 지원.
인터페이스
  • 독립 링크가 있는 전이중 패킷 전송만 지원합니다.
  • 전송 지연 시간이 짧은 여러 FPGA에 대하여 지점 간 상호 연결을 사용합니다.
  • 사용자 정의 명령을 지원합니다.
모두 보기 간단히 표시

IP 상태

IP 주문 코드 주문 상태
Serial Lite IV 인텔® FPGA IP IP-SLITE4 프로덕션
F-Tile Serial Lite IV 인텔 FPGA IP IP-SLITE4F 프로덕션

GTS Serial Lite IV 인텔 FPGA IP

IP-SLITE4F

예비
모두 보기 간단히 표시

관련 링크

문서

  • Stratix® 10 장치용 Serial Lite IV 스트리밍 IP 디자인 예제 사용 설명서
  • Agilex™ 7 장치용 Serial Lite IV 스트리밍 IP 코어 디자인 예제 사용 설명서

장치 지원

  • Agilex™ 5 FPGA 및 SoC
  • Agilex™ 7 FPGA 및 SoC
  • Stratix® 10 FPGA 및 SoC

추가 리소스

IP 찾기

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

기술 지원

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

IP 평가 및 구매

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

IP 기본 제품군

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

디자인 예

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

영업팀 문의

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시
제품 비교
  • 회사 정보
  • 우리의 약속
  • 포용력
  • 투자자 관련 정보
  • 연락처
  • 새 소식
  • 사이트 맵
  • 채용정보
  • ©인텔사
  • 이용 약관
  • *법률 정보
  • 쿠키
  • 개인정보처리방침
  • 공급망 투명성
  • 개인 정보를 공유하지 마십시오 California Consumer Privacy Act (CCPA) Opt-Out Icon

인텔 기술은 지원되는 하드웨어, 소프트웨어 또는 서비스 활성화를 요구할 수 있습니다. // 어떤 제품 또는 구성 요소도 절대적으로 안전하지는 않습니다. // 비용과 결과는 달라질 수 있습니다. // 성능은 용도, 구성 및 기타 요인에 따라 달라질 수 있습니다. 자세한 내용은 intel.com/performanceindex 에서 확인하십시오. // 모든 법적 고지 및 면책 사항을 참조하십시오. // 인텔은 인권을 존중하고 인권 침해 공모를 방지하기 위해 노력합니다. 인텔의 글로벌 인권 규정을 확인하십시오. 인텔의 제품 및 소프트웨어는 국제적으로 합의된 인권을 침해하지 않는 응용 프로그램에서만 사용되어야 합니다.

인텔 바닥글 로고