DDR4 EMIF 인텔® FPGA IP

DDR4는 DDR3에 비해 높은 성능과 밀도, 낮은 전력 등 제어 기능을 더 많이 제공합니다. 인텔® FPGA DDR4 EMIF IP는 클라이언트 및 데이터 센터 시스템에 필요한 높은 컴퓨팅 메모리에 솔루션을 제공합니다.

DDR4 EMIF 인텔® FPGA IP

기능

구성 요소

인텔® Agilex™ SOC FPGA

인텔® Stratix® 10 SOC FPGA

컨트롤러 및 PHY

  • 하드
  • 하드

메모리 포맷 및 최대 데이터 폭

  • 멀티 랭크 이산 및 DIMM 형식에서 최대 72비트
  • 멀티 랭크 이산 및 DIMM 형식에서 최대 72비트
  • Ping Pong PHY 지원

사용자 로직 클록 속도

  • 1/4 속도
  • 1/4 속도
  • 1/2 속도

ECC

  • 단일 오류 정정, 이중 오류 감지(SECDED) 8비트 소프트 ECC 코드
  • ECC는 Hamming 코딩 방식에 기반합니다
  • 단일 오류 정정, 이중 오류 감지(SECDED) 8비트 소프트 ECC 코드
  • ECC는 Hamming 코딩 방식에 기반합니다

컨트롤러 기능

  • 페이지 정책 열기
  • 추가 대기 시간
  • 데이터 재정렬
  • 뱅크 관리 사전 처리
  • 뱅크 인터리빙
  • Starvation 카운터
  • 페이지 정책 열기
  • 추가 대기 시간
  • 데이터 재정렬
  • 뱅크 관리 사전 처리
  • 뱅크 인터리빙
  • Starvation 카운터

IP 시뮬레이션 및 검증을 위한 예제 디자인

PHY 전용 지원

IP-XACT 지원

사양

메모리 장치

인텔® Agilex™

인텔 Stratix 10

인텔® Arria® 10

DDR4

3200MT/s

2666MT/s

2400MT/s

IP 품질 기준

기초

연도 IP가 처음 공개됨

2004

최신 버전 인텔® Quartus® Prime 소프트웨어 지원

21.3

상태

프로덕션

결과물

고객 결과물은 다음을 포함합니다.

    디자인 파일(암호화된 소스 코드 또는 사전 합성 Netlist)

    시뮬레이션 파일

    타이밍 및/또는 레이아웃 제약

    개정 관리를 통한 문서화

전체 Y

IP와 함께 제공되는 모든 추가 고객 결과물

Testbench 및 디자인 예제

최종 사용자가 IP를 구성할 수 있도록 허용하는 매개변수화 GUI

Y

인텔 FPGA IP 평가 모드 지원을 위해 IP 코어 활성화

Y

소스 언어

Verilog/System Verilog

Testbench 언어

Verilog/VHDL

소프트웨어 드라이버 제공

N

드라이버 OS 지원

해당 없음

구현

사용자 인터페이스

Avalon® 메모리 매핑 인터페이스

IP-XACT 메타데이터

Y

확인

시뮬레이터 지원

Questasim, NCSim, VCS, Xcelium

하드웨어 검증

인텔® Agilex™, Stratix 10, Arria 10

산업용 표준 준수 테스트 수행

해당 없음

수행한 경우, 어떤 테스트를 수행했나요?

해당 없음

수행한 경우, 테스트한 인텔 FPGA 장치는 무엇인가요?

해당 없음

수행한 경우, 수행 날짜

해당 없음

수행하지 않은 경우, 예정되어 있나요?

해당 없음

상호 운용성

상호 운용성 테스트를 거친 IP

해당 없음

수행한 경우, 테스트한 인텔 FPGA 장치는 무엇인가요?

해당 없음

상호 운용성 보고서 사용 가능

해당 없음