DDR5/DDR4 및 LPDDR5/LPDDR4 EMIF FPGA IP

DDR4 및 DDR5는 이전 세대에 비해 더 높은 대역폭과 향상된 성능을 제공하며, DDR5는 속도와 전력 효율성을 더욱 향상시킵니다. LPDDR4 및 LPDDR5는 저전력 소비에 최적화되어 있어 임베디드 애플리케이션에 이상적이며 LPDDR5는 훨씬 더 빠른 데이터 전송률과 향상된 에너지 관리를 제공합니다. 이러한 메모리 기술을 Altera FPGAs과 통합하면 네트워킹, 클라우드 및 에지를 포함한 다양한 응용 프로그램에서 더 빠른 데이터 처리와 보다 효율적인 전력 사용이 가능합니다.

컨트롤러 및 PHY를 강화하면 다음과 같은 몇 가지 이점이 있습니다.

  • 사전 종료 타이밍으로 개발 주기와 출시 시기 단축
  • 사용자 응용 프로그램에 더 많은 FPGA 패브릭 로직 리소스 사용 가능
  • 최대 주파수, 효율성, 대기 시간 개선
  • 저전력 솔루션

산업, 무선/유선, 방송, 의료, 소매, 테스트 측정 등 다양한 응용 분야에서 Agilex™ 3, 5 및 7 장치, Stratix® 10 장치 및 Arria® 10 FPGAs에서 이러한 이점을 활용하십시오.

Agilex™ 5 FPGA E-시리즈 EMIF 빠른 비디오 보기 ›

Agilex™ 5 FPGA D-시리즈 EMIF 빠른 비디오 보기 ›

IP Quartus® Prime 디자인 소프트웨어에 포함 주문 코드
DDR5 및 DDR4 EMIF FPGA IP 예 주문 코드 필요 없음
모두 보기 간단히 표시

EMIF 프로토콜 및 기능

기능

 Agilex™ 3 FPGAs

Agilex™ 5 FPGA

Agilex™ 7 FPGA M-시리즈

Agilex™ 7 FPGA I 및 F- 시리즈

Stratix® 10 FPGA

DDR5

 아니요

예

예

아니요

아니요

LPDDR5

 아니요

예

예

아니요

아니요

DDR4

 아니요

예

예

예

예

LPDDR4

 예

예

아니요

아니요

아니요

QDRIV

 아니요

아니요

아니요

예

예

최대 인터페이스 폭

 X32(LPDDR4)

X72(DDR4)

X80 (DDR5)

X72(DDR4)

X72(DDR4)

최대 인터페이스 속도

 2133 Mbps의

4667Mbps(LPDDR5)

5600Mbps(DDR5)

3200 Mbps의

2666 Mbps의

지원되는 최대 순위

 2

2

2

4

4
모두 보기 간단히 표시

디버그 기능

EMIF 디버그 툴킷 기능에는 다음과 같은 기본 및 고급 디버그 기능이 있습니다.

  • 교정 마진, 상태, 핀 지연 및 VREF 설정 보기
  • 교정, 트래픽 생성자, 드라이버 마진 재실행
  • 지연 설정 및 종료 설정 업데이트
  • 테스트 트래픽 패턴을 보내도록 구성 가능한 트래픽 생성기

Agilex™ 5 FPGA 작동 중인 외부 메모리 인터페이스 IP

Agilex 5 장치에서 제공하는 고속 외부 메모리 인터페이스에 대한 데모를 시청하십시오.

추가 리소스

IP 찾기

귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.

기술 지원

이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.

IP 평가 및 구매

Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.

IP 기본 제품군

Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.

디자인 예

Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.

영업팀 문의

Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.

상세히 표시 간단히 표시
제품 비교