DDR5 및 DDR4 EMIF 인텔® FPGA IP
DDR5 및 DDR4는 DDR3에 비해 더 높은 성능, 밀도, 저전력 및 더 많은 제어 기능을 제공합니다. 인텔 FPGA DDR5 및 DDR4 EMIF IP는 클라이언트와 데이터 센터의 높은 컴퓨팅 메모리 요구 사항에 대한 솔루션을 제공합니다.
DDR5 및 DDR4 EMIF 인텔® FPGA IP
인텔 Agilex® 7 FPGA 및 SoC, 인텔 Stratix® 10 FPGA 및 SoC, 인텔® Arria® 10 FPGA는 DRAM 강화 메모리 컨트롤러 및 PHY를 구현합니다. 컨트롤러 및 PHY를 강화하면 다음과 같은 몇 가지 혜택이 있습니다.
- 사전 종료 타이밍으로 개발 주기와 출시 시기 단축
- 사용자 응용 프로그램에 더 많은 FPGA 패브릭 로직 리소스 사용 가능
- 최대 주파수, 효율성, 대기 시간 개선
- 저전력 솔루션
EMIF 프로토콜 및 기능
기능 |
인텔 Agilex® 5 FPGA |
인텔 Agilex® 7 FPGA M 시리즈 |
인텔 Agilex® 7 FPGA I 및 F 시리즈 |
인텔® Stratix® 10 FPGA |
---|---|---|---|---|
DDR5 |
예 |
예 |
아니요 |
아니요 |
LPDDR5 |
예 |
예 |
아니요 |
아니요 |
DDR4 |
예 |
예 |
예 |
예 |
LPDDR4 |
예 |
예 |
아니요 |
아니요 |
QDRIV |
예 |
예 |
예 |
예 |
최대 인터페이스 폭 |
X72(DDR4) |
X80(DDR5) |
X72(DDR4) |
X72(DDR4) |
최대 인터페이스 속도 |
4667Mbps(LPDDR5) |
5600Mbps(DDR5) |
3200Mbps(DDR4) |
2666Mbps(DDR4) |
지원되는 최대 순위 |
2 |
2 |
4 |
4 |
디버그 기능
EMIF 디버그 툴킷 기능에는 다음과 같은 기본 및 고급 디버그 기능이 있습니다.
- 교정 마진, 상태, 핀 지연 및 VREF 설정 보기
- 재실행 교정, 트래픽 생성자, 드라이버 마진
- 지연 설정, 종료 설정 업데이트
- 테스트 트래픽 패턴을 보내도록 구성 가능한 트래픽 생성기
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 인텔® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원을 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
인텔® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
인텔® FPGA IP로 설계
인텔® FPGA에 최적화된 다양한 기성 코어인 인텔® FPGA IP를 사용한 설계에 대해 자세히 알아보십시오.
IP 기본 제품군
인텔® Quartus® Prime Standard 또는 Pro Edition 소프트웨어에 대한 활성 라이센스가 있는 무료 인텔® FPGA IP 코어 라이센스.
디자인 예
인텔® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
인텔® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.