Stratix® V FPGA

인텔의 28nm Stratix® V FPGA는 고급 애플리케이션에 고대역폭, 높은 수준의 시스템 통합 및 궁극적인 유연성을 제공합니다.

참고: Stratix® V FPGA 디자인 소프트웨어, 디자인 스토어, 다운로드, 커뮤니티지원

Stratix® V FPGA

아키텍처

기능 개요

기능 Stratix® V E FPGA Stratix® V GS FPGA Stratix® V GX FPGA
고성능 적응형 로직 모듈(ALM) 359,200 262,400 359,200
가변 정밀 DSP 블록(18x18) 704 3,926 798
M20K 메모리 블록 2,640 2,567 2,660
외부 메모리 인터페이스 x x x
부분 재구성 x x x
부분 위상 잠금 루프(PLL) x x x
디자인 보안 x x x
단일 이벤트 업셋(SEU) 완화 x x x
PCI Express* Gen3, Gen2, Gen1 강화 IP 블록 최대 2개 최고 4개
임베디드 하드 IP 블록 x x
트랜시버(데이터 전송 속도/트랜시버 채널 수) 14.1Gbps/48 14.1Gbps/66

Stratix® V FPGA 제품군에는 다음과 같은 변종 장치가 포함되어 있습니다.

  • 트랜시버 포함 Stratix® V GX FPGA: 최대 66개의 전이중 14.1Gbps 트랜시버와 933MHz를 지원하는 최대 6개의 x72비트 DIMM DDR3 메모리 인터페이스를 통합하고 있습니다.
  • 향상된 디지털 신호 처리(DSP) 기능 및 트랜시버를 갖춘 Stratix® V GS FPGA: 최대 3,926개의 18x18, 고성능, 가변 정밀 체배기, 48개의 전이중, 14.1Gbps 트랜시버 및 933MHz를 지원하는 최대 6개의 x72비트 DIMM DDR3 메모리 인터페이스를 통합하고 있습니다.
  • Stratix® V E FPGA: 최대 950K 로직 요소(LE), 52메가비트(Mb) RAM, 704개의 18x18 고성능 가변 정밀 체배기 및 840개의 I/O.