Alder Lake P
{"collectionRelationTags":{"relations":{"AND":["etm-76481e0d17f54352ae546c2d371ffaeb","etm-463a78c6acd4426dbb9221017285031e"]},"featuredIds":[]},"collectionId":"684748","resultPerPage":24.0,"filters":[{"facetId":"ContentType","type":"ContentType","deprecated":true,"name":"ContentType","position":0},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":1},{"facetId":"Products","type":"Products","deprecated":true,"name":"Products","position":2},{"facetId":"OperatingSystem","type":"OperatingSystem","deprecated":true,"name":"OperatingSystem","position":3}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","collectionGuids":["etm-76481e0d17f54352ae546c2d371ffaeb","etm-463a78c6acd4426dbb9221017285031e"],"cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":500,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"날짜","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"버전","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false}
제품 및 성능 정보
1
프로세서 코어(P+E) 성능 하이브리드 아키텍처는 두 개의 새로운 코어 마이크로아키텍처인 성능 코어(P 코어)와 효율적인 코어(E 코어)를 단일 프로세서 다이에 결합합니다. 일부 12세대 Intel® Core™ 프로세서(특정 12세대 인텔® 코어™ i5 프로세서 이하)에는 성능 하이브리드 아키텍처가 없고 P 코어만 있습니다.
2
프로세서 스레드[f:하드웨어에 내장된 인텔® Thread Director는 12세대 인텔® 코어™ 프로세서의 성능 하이브리드 아키텍처 구성에서만 제공되며, OS 활성화가 필요합니다. OS에 따라 사용 가능한 기능이 다릅니다.
3
성능은 사용, 구성 및 기타 요인에 따라 다릅니다. 더 자세한 내용은 www.Intel.co.kr/PerformanceIndex 을 참조하십시오.
4
성능 결과는 구성에 표시된 날짜의 테스트를 기반으로 하며 공개된 모든 업데이트가 반영되어 있지 않을 수도 있습니다. 구성 백업 상세 정보를 확인하십시오. 더 자세한 내용은 www.Intel.co.kr/PerformanceIndex 을 참조하십시오.