Stratix® IV FPGA ALM 논리 구조의 분할 가능한 8개 입력 LUT

표 1. Stratix IV FPGA ALM 구성

구성

설명

6-LUT

Stratix IV ALM은 6개 입력 논리 함수를 지원합니다.

4-LUT

4-LUT

하나의 Stratix IV ALM을 두 개의 독립적인 4개 입력 또는 더 작은 LUT를 구현하도록 구성할 수 있습니다.

5-LUT

3-LUT

하나의 Stratix IV ALM을 5개 입력 LUT와 3개 입력 LUT를 구현하도록 구성할 수 있습니다. 두 LUT에 대한 입력은 서로에게서 독립적입니다. 3-LUT는 3개 이하 입력을 갖는 모든 논리 함수를 구현하는 데 사용할 수 있습니다. 따라서 5개 입력 LUT와 2개 입력 LUT 조합을 사용할 수도 있습니다.

5-LUT

4-LUT

하나의 Stratix IV ALM을 5개 입력 LUT와 4개 입력 LUT를 구현하도록 구성할 수 있습니다. 두 LUT가 입력 중 하나를 공유합니다. 5개 입력 LUT는 최대 4개의 독립 입력을 가집니다. 4개 입력 LUT는 최대 3개의 독립 입력을 가집니다. LUT 간 입력 공유는 FPGA 설계에서 매우 흔하며, Quartus Prime 소프트웨어가 자동으로 이러한 방식으로 구성된 논리 함수를 찾습니다.

5-LUT

5-LUT

하나의 Stratix IV ALM을 두 개의 5개 입력 LUT를 구현하도록 구성할 수 있습니다. LUT 간의 입력 2개는 매우 흔하며, 각 5개 입력 LUT에는 최대 3개의 독립 입력이 허용됩니다.

6-LUT

6-LUT

두 개의 6개 입력 함수가 동일한 논리 작업과 4개의 공유 입력을 가지는 경우, 두 개의 6개 입력 함수를 하나의 Stratix IV 장치 ALM에 구현할 수 있습니다.

7-LUT

확장 모드에서 하나의 Stratix IV 장치 ALM은 7개 가변 함수 하위 집합을 구현할 수 있습니다. Quartus Prime 소프트웨어는 자동으로 적용 가능한 7개 입력 함수를 인식하고 이를 ALM에 맞춥니다.