인텔® Stratix® 10 TX 400 FPGA

인텔® Stratix® 10 TX 400 FPGA

주요 정보

제품 콜렉션
인텔® Stratix® 10 TX FPGA
상태
Launched
출시일
Q1'18
리소그래피
14 nm

리소스

로직 요소(LE)
378000
적응형 로직 모듈(ALM)
128160
적응형 로직 모듈(ALM) 레지스터
512640
패브릭 및 I/O 위상 잠금 루프(PLL)
8
최대 임베디드 메모리
32 Mb
디지털 신호 처리(DSP) 블록
648
디지털 신호 처리(DSP) 형식
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
하드 프로세서 시스템(HPS)
Quad-core 64-bit ARM* Cortex*-A53
하드 메모리 컨트롤러
예
외장 메모리 인터페이스(EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

I/O 사양

최대 사용자 I/O 수†
392
I/O 표준 지원
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
최대 LVDS 쌍
192
최대 비제로 복귀(NRZ) 트랜시버†
24
최대 비제로 복귀(NRZ) 데이터 속도†
28.9 Gbps
최대 펄스 진폭 변조(PAM4) 트랜시버†
12
최대 펄스 진폭 변조(PAM4) 데이터 속도†
57.8 Gbps
트랜시버 프로토콜 하드 IP
10/25/100G Ethernet

고급 기술

하이퍼 레지스터
예
FPGA 비트스트림 보안
예

패키지 사양

패키지 옵션
F1152

제공된 모든 정보는 언제든 예고 없이 변경될 수 있습니다. 인텔은 언제든지 예고 없이 제조 라이프 사이클 및 사양과 제품 설명을 변경할 수 있습니다. 이곳의 정보는 "있는 그대로" 제공되며 인텔에서는 정보의 정확성과 제품 기능, 가용성, 작동 여부 또는 나열된 제품의 호환성 등에 관한 어떠한 표현이나 보증도 하지 않습니다. 특정 제품이나 시스템에 대한 자세한 정보는 시스템 공급업체에 문의하십시오.

인텔 분류는 일반, 교육 및 계획의 목적일 뿐이며, ECCN(수출 통제 분류 번호)와 HTS(미국 관세분류체계) 번호로 구성됩니다. 인텔 분류에 따른 모든 사용은 인텔에게 상환 청구하지 않으며 해당 ECCN 또는 HTS에 대한 대리 또는 보증으로 해석해서는 안됩니다. 수입업체 및/또는 수출업체는 거래의 정확한 분류를 판단할 책임이 있습니다.

제품 속성 및 기능에 대한 공식적인 정의는 데이터시트를 참조하십시오.

‡ 이 기능을 모든 컴퓨팅 시스템에서 사용할 수 있는 것은 아닙니다. 공급업체에 문의하여 시스템이 기능을 제공하는지 확인하거나 시스템 사양(마더보드, 프로세서, 칩셋, 전원 공급, HDD, 그래픽 컨트롤러, BIOS, 드라이버, 가상 머신 모니터(VMM), 플랫폼 소프트웨어 및 운영 체제)을 참조하여 기능 호환성을 확인하십시오. 기능, 성능 또는 기타 장점은 시스템 구성에 따라 달라집니다.

“알림” SKU는 제공되지 않습니다. 시장 공급 상황은 제품 출시일을 참고하십시오.

제품 비교