주요 정보

상태
Launched
출시일
Q1'18
리소그래피
14 nm

리소스

로직 요소(LE)
1325000
적응형 로직 모듈(ALM)
449280
적응형 로직 모듈(ALM) 레지스터
1797120
패브릭 및 I/O 위상 잠금 루프(PLL)
16
최대 임베디드 메모리
114 Mb
디지털 신호 처리(DSP) 블록
2592
디지털 신호 처리(DSP) 형식
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
하드 프로세서 시스템(HPS)
Quad-core 64-bit ARM* Cortex*-A53
하드 메모리 컨트롤러
외장 메모리 인터페이스(EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

I/O 사양

최대 사용자 I/O 수
440
I/O 표준 지원
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
최대 LVDS 쌍
216
최대 비제로 복귀(NRZ) 트랜시버
72
최대 비제로 복귀(NRZ) 데이터 속도
28.9 Gbps
최대 펄스 진폭 변조(PAM4) 트랜시버
24
최대 펄스 진폭 변조(PAM4) 데이터 속도
57.8 Gbps
트랜시버 프로토콜 하드 IP
PCIe Gen3, 10/25/100G Ethernet

고급 기술

하이퍼 레지스터
FPGA 비트스트림 보안

패키지 사양

패키지 옵션
F1760, F2397

보조 정보

추가 정보 URL