주요 정보

상태
Launched
출시일
2013
리소그래피
14 nm

리소스

로직 요소(LE)
612000
적응형 로직 모듈(ALM)
207360
적응형 로직 모듈(ALM) 레지스터
829440
패브릭 및 I/O 위상 잠금 루프(PLL)
8
최대 임베디드 메모리
52 Mb
디지털 신호 처리(DSP) 블록
1152
디지털 신호 처리(DSP) 형식
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
하드 메모리 컨트롤러
외장 메모리 인터페이스(EMIF)
DDR, DDR2, DDR3, DDR4, HMC, MoSys, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 사양

최대 사용자 I/O 수
392
I/O 표준 지원
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
최대 LVDS 쌍
192
최대 비제로 복귀(NRZ) 트랜시버
24
최대 비제로 복귀(NRZ) 데이터 속도
28.3 Gbps
트랜시버 프로토콜 하드 IP
PCIe Gen3, 100G Ethernet

고급 기술

하이퍼 레지스터
FPGA 비트스트림 보안

패키지 사양

패키지 옵션
F1152