주요 정보

제품 콜렉션
Stratix® V GS FPGA
상태
Launched
출시일
2010
리소그래피
28 nm

리소스

로직 요소(LE)
457000
적응형 로직 모듈(ALM)
172600
적응형 로직 모듈(ALM) 레지스터
690400
패브릭 및 I/O 위상 잠금 루프(PLL)
24
최대 임베디드 메모리
44.27 Mb
디지털 신호 처리(DSP) 블록
1590
디지털 신호 처리(DSP) 형식
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
하드 메모리 컨트롤러
아니요
외장 메모리 인터페이스(EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O 사양

최대 사용자 I/O 수
696
I/O 표준 지원
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
최대 LVDS 쌍
348
최대 비제로 복귀(NRZ) 트랜시버
36
최대 비제로 복귀(NRZ) 데이터 속도
14.1 Gbps
트랜시버 프로토콜 하드 IP
PCIe Gen3

패키지 사양

패키지 옵션
F1152, F1517