인터페이스 플래너 및 타일 인터페이스 플래너
인터페이스 플래너
인터페이스 플래너는 장치의 주변 아키텍처를 탐험하고 인터페이스를 효율적으로 할당합니다. 인터페이스 플래너는 실시간으로 적합성 및 합법성 여부를 확인하여 불법적인 핀 할당을 방지합니다. 이 방법을 사용하면 복잡한 오류 메시지와 전체 컴파일 대기 필요성이 제거되므로 I/O 디자인 속도가 향상됩니다.
인터페이스 플래너로 빠르고 쉽게 I/O 시스템을 디자인하는 교육 과정
인텔® Quartus® Prime 소프트웨어에서 사용하기 쉬운 도구인 인터페이스 플래너에 대해 자세히 알아보세요. Fitter의 기능을 사용하면 몇 개월이 걸리던 합법적 설계 도면을 일주일 이내에 작성할 수 있습니다. I/O 계획 주기를 단축하기 위해 핀별로 할당하는 대신 인터페이스별로 보장된 법적 리소스 위치를 할당합니다.
참고: 인터페이스 플래너는 인텔® Agilex™, 인텔® Stratix® 10 및 인텔® Aria® 10 FPGA에서 지원됩니다.
타일 인터페이스 플래너
인텔® Quartus® Prime 타일 인터페이스 플래너를 사용하면 F-타일의 합법적인 타일 위치에 구성 요소 IP를 신속하게 배치할 수 있습니다. 타일 인터페이스 플래너는 장치 타일에 구성 요소 IP를 합법적으로 배치하는 작업을 간소화하는 대화형 평면 계획 도구입니다.
외부 메모리 인터페이스 디자인을 위한 인터페이스 플래너 사용
일부 인텔® Agilex™ 장치에서 사용할 수 있는 F-타일에 구성 요소 IP를 배치하는 방법에 대해 알아보려면 이 동영상을 시청하세요.
타일 인터페이스 플래너를 통해 F-타일에 IP를 빠르고 쉽게 배치 가능
타일 인터페이스 플래너는 장치 타일 세그먼트의 시각적 표현 바로 옆에 프로젝트 구성 요소 IP를 계층 트리 보기로 표시합니다. 그런 다음 타일 내에서 각 IP에 대한 잠재적인 법적 위치를 찾고 IP를 해당 위치에 배치한 다음 배치 제약 조건을 프로젝트에 적용하여 다운스트림 컴파일러 단계를 수행할 수 있습니다.
참고: 인터페이스 플래너는 인텔® Agilex™, 인텔® Stratix® 10 및 인텔® Aria® 10 FPGA에서 지원됩니다. 타일 인터페이스 플래너는 F-타일이 있는 일부 인텔® Agilex™ 장치에서만 사용할 수 있습니다.
바로 가기
- 인터페이스 플래너 사용 ›
- 타일 인터페이스 플래너 사용 ›
- 인텔® Quartus® Prime 디자인 소프트웨어 시작 방법에 대한 자세한 정보는 새 동영상을 시청하세요
- 다양한 기능 비교 및 소프트웨어 다운로드 ›
- 인텔® Quartus® Prime 디자인 소프트웨어 브로셔(PDF) ›
- 타사 EDA 도구 ›
- 학습에 도움이 되는 교육 자료. 디자인 도구에 익숙해질 수 있는 온라인 비디오 데모, 대화형 튜토리얼, 온라인, 강사 주도형 학습 자료 및 가상 강의실이 많이 있습니다.
인텔 및 Quartus는 미국 및/또는 다른 국가에서 인텔사 또는 그 자회사의 상표입니다.