EDA 파트너: FPGA EDA Systems
인텔 EDA 에코시스템은 인텔® FPGAs 설계, 검증 및 시스템에 통합하는 완벽한 설계 솔루션을 보장합니다.
시스템 수준 설계
EDA 공급업체 |
상품명 |
디자인 솔루션 |
---|---|---|
고급 설계 도구 |
||
지도 관리 등록 |
||
고수준 합성 |
||
고수준 합성 |
||
고수준 합성 |
||
고급 설계 도구 |
시뮬레이션
EDA 공급업체 |
상품명 |
디자인 솔루션 |
---|---|---|
시뮬레이션 |
||
시뮬레이션 |
||
뮬레이션 |
||
시뮬레이션 |
||
시뮬레이션 |
||
메트릭 클라우드 시뮬레이터 |
시뮬레이션 | |
시뮬레이션 |
||
시놉시스 | Vcs | 시뮬레이션 |
확인
EDA 공급업체 |
상품명 |
디자인 솔루션 |
---|---|---|
설계 규칙 검사 및 CDC(Clock Domain Crossing) 확인 |
||
블루 펄 | RTL 검사기 |
|
제약 조건 생성기 |
||
클럭 도메인 크로싱(CDC) |
||
공식 확인 |
||
제약 조건 생성기 |
||
타이밍 예외 검증 |
||
타이밍 예외 유효성 검사 |
||
동등성 확인 |
||
기능 검증 |
||
클럭 도메인 교차 확인 |
||
클럭 도메인 교차 확인 |
||
테스트벤치 생성기 |
||
타이밍 검증 |
||
FPGA 설계에 대한 RTL 분석 |
||
보푸라기 검사 |
||
CDC(Clock Domain Crossing) 확인 |
||
기능성 검증 |
||
로직 동등성 검사 |
||
시스템 내 검증 및 통합 RTL 디버그 |
||
시스템 내 검증 |
보드 레벨 디자인
EDA 공급업체 |
상품명 |
디자인 솔루션 |
---|---|---|
PCB 보드 회로도 및 레이아웃 |
||
FPGA I/O 계획 |
||
SI 분석 |
||
PCB 보드 계통도 |
||
PCB 보드 계통도 |
||
PCB 보드 레이아웃 |
||
PCB 보드 레이아웃 |
||
키사이트테크놀로지스 | PathWave 설계 소프트웨어 | PathWave 고급 설계 시스템(ADS) |
FPGA I/O 계획 |
||
SI 분석 |
||
PCB 보드 계통도 |
||
PCB 보드 회로도 및 레이아웃 |
||
PCB 보드 레이아웃 |
||
PCB 보드 레이아웃 |
||
신호 무결성 소프트웨어, Inc. (시소프트) |
SI 분석 |
모든 EDA 파트너
ACCESS 프로그램 파트너 |
시스템 레벨 디자인 |
디자인 제작 |
합성 |
시뮬레이션 |
확인 |
보드 레벨 디자인 |
ASIC 프로토타이핑 |
설계 최적화 |
---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
키사이트테크놀로지스 | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
신호 무결성 소프트웨어, Inc. (시소프트) |
|
|
|
|
|
|
✓ |
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
시놉시스® |
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
파트너 되기
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.