에 대 한 핀아웃인텔® Edison 컴퓨트 모듈
인텔® Edison 컴퓨트 모듈 는 누구나 프로토타입 제작 및 생산 및 착용 할 수 있는 컴퓨팅 제품의 진입 장벽을 낮추기 위해 설계 되었습니다.
착용 형 디자인의 공간 절약이 중요 하기 때문에, 인텔® 에디슨은 히로세 70 핀 DF40 시리즈 헤더 커넥터를 통해 최종 사용자 시스템과 인터페이스 합니다. 테이블은 70 핀 커넥터의 핀 할당을 보여줍니다.
| 핀 번호 | 핀 이름 | 핀 번호 | 핀 이름 | |
| 1 | gnd | 36 | RESET_OUT # | |
| 2 | vsys | 37 | GP182_PWM2 | |
| 3 | USB_ID | 38 | 미사용 | |
| 4 | vsys | 39 | GP183_PWM3 | |
| 5 | gnd | 40 | 미사용 | |
| 6 | vsys | 41 | GP19_I2C_1_SCL | |
| 7 | MSIC_SLP_CLK | 42 | GP15 | |
| 8 | 3.3 v | 43 | GP20_I2C_1_SDA | |
| 9 | gnd | 44 | GP84_SD_0_CLK_FB | |
| 10 | 3.3 v | 45 | GP27_I2C_6_SCL | |
| 11 | gnd | 46 | GP131_UART_1_TX | |
| 12 | 1.8 v | 47 | GP28_I2C_6_SDA | |
| 13 | gnd | 48 | GP14 | |
| 14 | dcin | 49 | 미사용 | |
| 15 | gnd | 50 | GP42_I2S_2_RXD | |
| 16 | USB_DP | 51 | GP111_SPI_2_FS1 | |
| 17 | pwrbtn # | 52 | GP40_I2S_2_CLK | |
| 18 | USB_DN | 53 | GP110_SPI_2_FS0 | |
| 19 | 오류 | 54 | GP41_I2S_2_FS | |
| 20 | USB_VBUS | 55 | GP109_SPI_2_CLK | |
| 21 | psw | 56 | GP43_I2S_2_TXD | |
| 22 | GP134_UART_2_RX | 57 | GP115_SPI_2_TXD | |
| 23 | V_BAT_BKUP | 58 | GP78_SD_0_CLK | |
| 24 | GP44 | 59 | GP114_SPI_2_RXD | |
| 25 | GP165 | 60 | GP77_SD_0_CD # | |
| 26 | GP45 | 61 | GP130_UART_1_RX | |
| 27 | GP135_UART_2_TX | 62 | GP79_SD_0_CMD | |
| 28 | GP46 | 63 | GP129_UART_1_RTS | |
| 29 | 미사용 | 64 | GP82_SD_0_DAT2 | |
| 30 | GP47 | 65 | GP128_UART_1_CTS | |
| 31 | RCVR_MODE | 66 | GP80_SD_0_DAT0 | |
| 32 | GP48 | 67 | OSC_CLK_OUT_0 | |
| 33 | GP13_PWM1 | 68 | GP83_SD_0_DAT3 | |
| 34 | GP49 | 69 | FW_RCVR | |
| 35 | GP12_PWM0 | 70 | GP81_SD_0_DAT1 |
이 이미지는 핀 1 (빨간색 화살표) 및 핀 70 (노란색 화살표)의 위치를 호출 합니다. 다른 핀의 위치는 핀 1 바로 위에 pin 2를 사용 하는 앞뒤 패턴을 따르고 핀 69은 핀 70 바로 위에 있습니다.
인텔® Edison 컴퓨트 모듈 에 대 한 자세한 내용은 다음을 참조 하십시오.
