재구성 옵션이 활성화된 위상 고정 루프(PLL)에 보정된 클럭이 지정되지 않은 경우 Quartus® II 소프트웨어 설계 기술자 보고서에 이 경고가 표시될 수 있습니다.
재구성 가능한 PLL에 대한 PLL 인텔® FPGA IP에 대한 PLL 보상 목표를 설정하려면 Quartus II 할당 편집기에서 "PLL 보상 클럭 일치" 할당을 생성합니다.
PLL 클럭 노드의 구문은 할당 편집기에 저장되도록 구체적이어야 합니다. 노드 파인더의 포스트 컴파일 필터에서 *divclk[*를 필터링하여 올바른 이름을 찾습니다.
예를 들어:
clkrst:u_clkrst|adc_pll_ip:u_adc_pll_ip|adc_pll_ip_0002:adc_pll_ip_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]
여기서 divclk[0] 은 이 PLL 인텔® FPGA IP 인스턴스의 카운터 CO에 해당합니다.
이 해결 방법/수정 사항은 재구성 기능이 활성화된 PLL을 위한 것입니다. 재구성 기능이 활성화되지 않은 PLL에 대해서는 관련 솔루션을 참조하십시오.