문서 ID: 000073663 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-06-01

경고(177007): 위치에 배치된 PLL에 보정할 PLL 클럭 <pll location=""> 이 지정되지 않음 - Fitter는 모든 PLL 클럭을 보정하려고 시도합니다.</pll>

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

재구성 옵션이 활성화된 위상 고정 루프(PLL)에 보정된 클럭이 지정되지 않은 경우 Quartus® II 소프트웨어 설계 기술자 보고서에 이 경고가 표시될 수 있습니다.

해결 방법

재구성 가능한 PLL에 대한 PLL 인텔® FPGA IP에 대한 PLL 보상 목표를 설정하려면 Quartus II 할당 편집기에서 "PLL 보상 클럭 일치" 할당을 생성합니다.
PLL 클럭 노드의 구문은 할당 편집기에 저장되도록 구체적이어야 합니다. 노드 파인더의 포스트 컴파일 필터에서 *divclk[*를 필터링하여 올바른 이름을 찾습니다.

예를 들어:
clkrst:u_clkrst|adc_pll_ip:u_adc_pll_ip|adc_pll_ip_0002:adc_pll_ip_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]

여기서 divclk[0] 은 이 PLL 인텔® FPGA IP 인스턴스의 카운터 CO에 해당합니다.

이 해결 방법/수정 사항은 재구성 기능이 활성화된 PLL을 위한 것입니다. 재구성 기능이 활성화되지 않은 PLL에 대해서는 관련 솔루션을 참조하십시오.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.