문서 ID: 000073738 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-09-27

I/O 표준 할당이 사용되지 않는 인접 뱅크의 VCCIO 전압에 영향을 미치는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

피팅 보고서 버그로 인해 I/O 표준 할당은 다음 조건 모두에서 Stratix® V 디바이스에서 사용되지 않는 인접 뱅크의 VCCIO 전압에 영향을 줍니다.

- 기본 I/O 표준은 3.3V입니다.
- 2.5V의 VCCPD를 요구하는 I/O 표준이 I/O 뱅크에 할당됨
- 위의 I/O 뱅크는 인접한 I/O 뱅크와 VCCPD를 공유합니다.
- 위의 인접한 I/O 뱅크는 사용되지 않습니다.

이 경우 사용되지 않는 인접 I/O 뱅크의 VCCIO 전압은 피팅 보고서에 예기치 않게 1.2V를 표시합니다.

예를 들어 I/O 뱅크 7A 및 7B에 2.5V I/O 표준을 할당하는 경우 기본 I/O 표준이 3.3V이고 I/O 뱅크 7C 및 7D가 사용되지 않는 경우 7C 및 7D의 VCCIO 전압은 피팅 보고서에 1.2V를 표시합니다.

이것은 더 적합한 보고서 버그일 뿐이므로 보고서를 무시하고 원하는 적절한 전압을 제공할 수 있습니다.

해결 방법

이 문제는 Quartus® II 소프트웨어 버전 13.0에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.