PCI Express IP 코어 테스트벤치 생성용 Stratix V Avalon-MM 하드 IP 실패

PCI용 Avalon-MM 하드 IP에 대한 테스트벤치 생성 실패 11.1 SP2 릴리스의 Express IP 코어. 실패는 다음과 같은 원인으로 인해 발생합니다. PIPE 인터페이스의 신호 불일치. 버스 기능 모델 (BFM)은 PIPE 인터페이스에 txmargin txswing 두 개의 새로운 신호를 포함합니다. PCI Express IP 코어용 Avalon-MM 하드 IP에는 포함되지 않습니다.

해결 방법은 및 txswing 신호를 추가하는 것입니다.txmargin PCI Express IP 코어용 Avalon-MM 하드 IP에 명령의 testbench 및 msim_setup.tcl 스크립트 라인.

다음을 포함하는 디렉터리에 다음 명령을 입력합니다. <my_system>.qsys라고 하는 .qsys 파일:

1. sopc_builder --script="/sopc_builder/bin/tbgen.tcl" <my_system>.qsys
2. ip-generate --file-set=SIM_VERILOG --system-info=DEVICE_FAMILY="Stratix V" --report-file=spd:top_tb.spd --component-file=<my_system>_tb.qsys
3. ip-make-simscript --spd=top_tb.spd

msim_setup.tcl 스크립트는 mentor 디렉토리에 생성됩니다.

이 문제는 Quartus II 소프트웨어 릴리스 12.0에서 해결되었습니다.