문서 ID: 000073792 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-06-29

오류(175001): 배치할 수 없습니다LC_PLL_CHANNEL_CLUSTER

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 Stratix® V 장치용 Quartus® II 12.1에서 채널 연결 및 fb_compensation 모드를 사용하여 저지연 PHY를 구현하고 Tx PLL을 재구성해야 하는 경우 위의 피팅 오류가 발생할 수 있습니다.
    해결 방법

    Tx PLL 병합을 활성화하려면 각 채널의 tx_pll에 대한 XCVR_TX_PLL_RECONFIG_GROUP 할당을 추가해야 합니다.

    합성 후 결과에서 tx_pll 이름을 찾을 수 있습니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.