문서 ID: 000073793 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY를 사용하는 DDR3 SDRAM 컨트롤러의 constantBurstBehavior 속성 값은 얼마입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Avalon 메모리 매핑 인터페이스에는 마스터/슬레이브가 주소 및 버스트 카운트 신호를 처리하는 방법을 선언하는 constantBurstBehavior 속성이 있습니다. constantBurstBehavior가 true로 설정된 경우 주소 및 버스트 횟수는 버스트 전체에서 안정적으로 유지되어야 합니다. constantBurstBehavior가 false로 설정되면 버스트의 첫 번째 트랜잭션에서 주소 및 버스트 수가 샘플링되므로 버스트의 모든 후속 트랜잭션 중에 주소 및 버스트 수가 변경되는지 여부는 중요하지 않습니다.

UniPHY 기반 컨트롤러는 constantBurstBehavior가 false로 설정되어 있으며 버스트의 첫 번째 트랜잭션 동안 주소(avl_addr) 및 버스트 수(avl_size)가 안정적으로 유지되어야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 9 제품

Arria® V GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.