문서 ID: 000073810 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-11-01

EMIF 최대 주파수 사양 업데이트

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 DDR2 및 DDR3 제품에 영향을 미칩니다.

    Arria V GX/GT/SoC 또는 Cyclone V의 DDR2 및 DDR3 인터페이스 SoC 장치는 타이밍 클로저를 달성하는 데 문제가 발생할 수 있습니다. 특정 최대 주파수에서.

    해결 방법

    이 문제의 해결 방법은 적절한 아래에 설명된 대로 구성을 위한 솔루션입니다. (명시된 성능은 구성 요소 토폴로지에만 적용됩니다. DDR2 DIMM 구성 영향을 받지 않으며 DDR3 DIMM 구성은 지원되지 않습니다.)

    DDR2 SDRAM EMIF 최대 주파수 사양 Arria V GX/GT/SoC 또는 Cyclone V 및 SoC 장치에 대한 업데이트

    • Arria V GX용, -C5 속도 등급 장치 2개의 칩이 있는 DDR2 SDRAM 구성 요소와 인터페이스를 사용하여 선택 350 MHz의 하드 메모리 컨트롤러: 400MHz DDR2 SDRAM 구성 요소를 533MHz DDR2 SDRAM 구성 요소로 업그레이드 333MHz의 인터페이스 주파수를 달성하기 위해.
    • Arria V GX용, -C5 속도 등급 장치 인터페이스 하드 메모리를 사용하여 1 칩 선택이 있는 DDR2 SDRAM 구성 요소 포함 400MHz 컨트롤러: 400MHz DDR2 SDRAM 구성 요소를 533MHz DDR2 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다. * 버전에서 이 구성으로 타이밍 오류가 발생하는 경우 13.0 SP1 DP5, Altera에 서비스 요청을 제출합니다. 이 사양은 는 버전 13.1에서 지원됩니다.
    • Arria V GX/GT용, -I5 속도 등급 장치 인터페이스 하드 메모리를 사용하여 1 칩 선택이 있는 DDR2 SDRAM 구성 요소 포함 400MHz 컨트롤러: 400MHz DDR2 SDRAM 구성 요소를 533MHz DDR2 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다. * 버전에서 이 구성으로 타이밍 오류가 발생하는 경우 13.0 SP1 DP5, Altera에 서비스 요청을 제출합니다. 이 사양은 는 버전 13.1에서 지원됩니다.

    DDR3/DDR3L SDRAM EMIF 최대 주파수 사양 Arria V GX/GT/SoC 또는 Cyclone V 및 SoC 장치에 대한 업데이트

    • Cyclone V SoC(SE/SX)용, -A7 속도 DDR3 또는 DDR3L SDRAM 구성 요소와 인터페이스 하는 등급 장치 400MHz에서 HPS 하드 메모리 컨트롤러를 사용하여 1 칩 선택: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다. * 버전에서 이 구성으로 타이밍 오류가 발생하는 경우 13.0 SP1 DP5, Altera에 서비스 요청을 제출합니다. 이 사양은 는 버전 13.1에서 지원됩니다.
    • Cyclone V GX/E용, -C6 속도 등급 장치 인터페이스 DDR3 또는 DDR3L SDRAM 구성 요소 사용, 2칩 사용 400 MHz의 하드 메모리 컨트롤러: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다.
    • Cyclone V SoC(SE/SX/ST)용, -I7 속도 등급 DDR3 또는 DDR3L SDRAM 구성 요소와 인터페이스 장치, 1 400MHz에서 HPS 하드 메모리 컨트롤러를 사용하여 칩 선택: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다.
    • Arria V GX/GT용, -I3 속도 등급 장치 인터페이스 DDR3 또는 DDR3L SDRAM 구성 요소 사용, 하드를 사용하여 칩 1개 선택 533 MHz의 메모리 컨트롤러: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다.
    • Arria V GX용, -C4 속도 등급 장치 인터페이스 DDR3 또는 DDR3L SDRAM 구성 요소 사용, 하드를 사용하여 칩 1개 선택 533 MHz의 메모리 컨트롤러: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성합니다.
    • Arria V GX용, C5 속도 등급 장치 인터페이스 DDR3 또는 DDR3L SDRAM 구성 요소 사용, 다음 중 하나를 사용하여 칩 1개 선택 533MHz의 소프트 또는 하드 메모리 컨트롤러: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성하고 메모리 실행을 방지하려면 425-449MHz의 인터페이스.
    • Arria V GX/GT, I5 속도 등급 장치 인터페이스용 DDR3 또는 DDR3L SDRAM 구성 요소 사용, 다음 중 하나를 사용하여 칩 1개 선택 533MHz의 소프트 또는 하드 메모리 컨트롤러: 533MHz DDR3 SDRAM 구성 요소를 667MHz DDR3 SDRAM 구성 요소로 업그레이드 지정된 최대 주파수를 달성하고 메모리 실행을 방지하려면 420-449MHz의 인터페이스.

    이 문제는 수정되지 않습니다.

    최대 주파수 사양에 대한 솔루션은 다음과 같습니다 외부 메모리 인터페이스 사양 예측기에서 업데이트되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.