설명
Avalon®-ST 모드에서 PCI Express®용 Arria® 10 HIP를 사용하는 경우 시뮬레이션과 하드웨어 간의 대기 시간 차이를 확인할 수 있습니다. 이 동작은 Quartus® II 소프트웨어의 문제로 인해 발생합니다.
올바른 동작은 하드웨어에서 볼 수 있는 동작으로, tx_cred_fc_sel 어설션과 tx_cred_hdr_fc 및 tx_cred_data_fc에 대한 해당 데이터의 출현 사이에 2 pld_clk 주기의 지연이 발생합니다 .
해결 방법
이 문제를 해결하려면 테스트벤치의 tx_cred_fc_sel 신호에 약간의 지연을 추가하십시오.
예를 들어:
#1 tx_cred_fc_sel-to-core 할당 = tx_cred_fc_sel;