문서 ID: 000073817 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-06-12

PCI Express IP 코어용 Stratix V 하드 IP에 대한 VHDL 설계 예제의 과도한 경고

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

PCI용 Stratix V 하드 IP의 VHDL 버전 실행 ModelSim의 Express IP 설계 예제로 인해 과도한 경고가 발생함 다음 유형의:

**Warning: CONV_INTEGER: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, and it has been converted to 0.

이러한 경고는 체인 DMA 디자인 예제에서 비롯됩니다. 그들은 당신의 성적표를 채울 수 있습니다.

해결 방법

이러한 경고를 표시하지 않으려면 다음 명령을 modelsim.ini 파일:

StdArithNoWarnings = 1

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® V FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.