문서 ID: 000073861 콘텐츠 형태: 설치 및 설정 마지막 검토일: 2019-09-18

특정 호스트 시스템의 Stratix®10 장치를 사용하여 OpenCL 커널을 프로그래밍할 때 FPGA SDK for OpenCL 버전 19.2에서 PR(부분 재구성) 오류가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • OpenCL™용 인텔® FPGA SDK
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® FPGA SDK for OpenCL 버전 19.2의 문제로 인해 비순차적 DMA 문제로 인해 특정 호스트 시스템에서 Stratix®10 디바이스를 사용하여 OpenCL 커널을 프로그래밍할 때 PR 오류가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 PIO PR 모드로 다시 전환하십시오

    1) linux64/driver/hw_pcie_constants.h에 있는 파일을 엽니다.

    2) ACL_PR_DMA_VERSIONID 지정하는 줄을 다음과 같이 바꿉니다.

    #define ACL_PR_DMA_VERSIONID 0xA0C7C1E6

    3) 그런 다음 새 드라이버를 빌드하고 배포하기 위해 aocl uninstall 및 aocl install을 다시 실행합니다.

    이 문제는 향후 버전의 인텔® FPGA SDK for OpenCL 소프트웨어에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.