문서 ID: 000073869 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-04

DDR4 메모리 인터페이스 신호가 예제 테스트벤치 시뮬레이션의 파형에서 'hxx' 값을 표시하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    메모리 콘텐츠 초기화가 지원되지 않기 때문에 RTL 시뮬레이션 중에 메모리 인터페이스 신호의 파형에 'hxx 값이 표시될 수 있습니다.

      해결 방법

      해결 방법으로 다음을 사용하도록 설정하여 RTL 시뮬레이션 중에 메모리 쓰기 및 읽기를 나타내는 자세한 정보 표시 메시지를 표시할 수 있습니다.

      • 인텔® Quartus® Prime Software Pro 버전 18.0 이전에는 DDR4 IP 생성 'mem_array_abphy' 파일에서 매개변수 'DIAG_VERBOSE_IOAUX'를 값 1로 재정의합니다.
      • 인텔 Quartus Prime Software Pro 버전 18.0 이상에서는 DDR4 IP의 진단 탭에서 자세한 시뮬레이션 디버그 메시지 표시 옵션을 활성화합니다. 또는 DDR4 IP 생성 'mem_array_abphy' 파일에서 매개변수 'MEM_ABPHY_VERBOSE'를 값 1로 재정의합니다.

      인텔 Quartus Prime 소프트웨어 표준 버전에서는 자세한 메시지가 항상 활성화되고 표시됩니다.

      DDR4 IP의 진단 탭에 있는 빠른 시뮬레이션을 위한 추상 phy 옵션이 활성화된 경우 외부 메모리 모델은 인텔 Quartus Prime Software Pro 및 Standard 버전 모두에서 사용되지 않습니다. 따라서 메모리 인터페이스 신호는 추상 PHY 시뮬레이션의 파형에 항상 'hxx' 값을 표시합니다.

      관련 제품

      이 문서는 다음 항목에 적용됩니다. 2 제품

      인텔® Arria® 10 FPGA 및 SoC FPGA
      인텔® Stratix® 10 FPGA 및 SoC FPGA

      이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.