문서 ID: 000073872 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-12-04

분기 속도 모드를 사용할 때 병렬 인터페이스용 PHY Lite에 대해 인터페이스 클럭 주파수를 137.5MHz에서 149.9MHz 사이의 값으로 설정할 수 없는 이유는 무엇입니까인텔® Arria® 10 FPGA IP입니까?

환경

    병렬 인터페이스용 PHY Lite 인텔® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

PLL VCO 설정 제한으로 인해 병렬 인터페이스 인텔® Arria® 10 FPGA IP용 PHY Lite는 1/4 속도 모드를 사용할 때 137.5MHz에서 149.9MHz 사이의 주파수 범위를 지원하지 않습니다.

해결 방법

이 문제를 해결할 수 있는 해결 방법은 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.