문서 ID: 000073918 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-02-25

호스트 CPU가 PCIe를 통해 전체 칩 재구성을 트리거하거나 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3에서 인텔® Stratix® 10 장치에 CvP를 사용할 때 문제가 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3의 PCI Express® IP 코어용 Avalon® -MM 인텔® Stratix® 10 하드 IP의 문제로 인해 다음과 같은 문제가 발생할 수 있습니다.

    1. CvP(Configuration via Protocol) 설계에서 코어 구성 후에는 PCIe BAR에 액세스할 수 없습니다.

    2. 호스트 CPU가 PCIe를 통한 원격 시스템 업데이트(RSU)와 같은 PCIe를 통해 전체 칩 재구성을 트리거하면 호스트 시스템이 중단되고 자동으로 재시작됩니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 이상에서 수정되었습니다.

    Prime Pro Edition 소프트웨어 버전 20.3에 대해 다음 패치인텔® Quartus® 설치할 수도 있습니다.

    Quartus-20.3-0.28-readme.txt

    quartus-20.3-0.28-linux.run

    석영-20.3-0.28-windows.exe

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.