문서 ID: 000073928 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-06-11

인텔® Stratix®10 SoC 장치의 HPS GPIO가 설계 시 장치 핀에 연결되어 있지 않은데도 사용자 소프트웨어를 계속 제어할 수 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    HPS GPIO는 플랫폼 디자이너 시스템에서 HPS GPIO가 활성화되어 있는 한 부팅 프로세스 중에 HPS 소프트웨어에 의해 구성됩니다. FSBL 소프트웨어에 의해 구성된 후 활성화되며 사용자 소프트웨어로 제어할 수 있습니다. 인텔® Quartus® Prime Edition 소프트웨어는 이러한 신호가 플랫폼 디자이너 시스템에서 활성화되었지만 설계의 장치 핀에 연결되지 않은 경우 경고나 오류를 생성하지 않습니다.

    해결 방법

    설계의 장치 핀에 연결되지 않은 플랫폼 디자이너 시스템에서 이러한 신호를 활성화하지 마십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.