문서 ID: 000073944 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-03-15

HPS 부팅 첫 번째 모드에서 2단계 비트스트림을 구성할 때 인텔® Stratix®10 SX 디바이스의 HPS에서 FPGA 구성이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3의 문제로 인해 HPS 부팅 첫 번째 모드의 일부인 HPS의 2단계 비트스트림 코어.rbf 구성은 인텔 Stratix® 10 SX 장치를 대상으로 하는 설계에서 실패할 수 있습니다.

    다음과 같은 오류가 표시될 수 있습니다.

    fpga_manager fpga0: FPGA에 이미지 데이터를 쓰는 동안 오류 발생
    FPGA 이미지를 로드하지 못했습니다.
    OF: 오버레이: of_overlay_create: 알리미 사전 적용 실패(err=-110)
    create_overlay: 오버레이 생성 실패(err=-110)

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.2 이상에서 해결되었습니다.

    이 문제를 해결하려면 인텔® Quartus® Prime Pro Edition 소프트웨어 21.1/21.2/21.3/21.4/22.1/22.2/22.3 최신 장치 관리자 펌웨어다운로드하여 설치하십시오.

    최신 장치 관리자 펌웨어 버전은 다음 링크에서 사용할 수 있습니다.

    인텔® Agilex™ 및 인텔® Stratix® 10 장치의 최신 장치 펌웨어는 무엇입니까?

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.