문서 ID: 000073951 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-08-12

FPGA 패브릭으로 내보낸 Cyclone® V HPS EMAC emac*_tx_clk의 클럭 주파수가 타이밍 분석에서 100Mhz로 표시된 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Starndard Edition 소프트웨어 버전 20.1 이하의 문제로 인해 HPS EMAC를 활성화하고 이를 Cyclone® V SoC의 FPGA로 라우팅할 때 GMII 클럭 주파수가 100Mhz임을 알 수 있습니다.

    해결 방법

    Cyclone® V SoC HPS에서 이 문제를 해결하려면 cv_soc_rgmii_5csxfc6_hps_0_fpga_interfaces.sdc에서 emac*_tx_clk 주기를 10ns에서 8ns로 수정해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.