문서 ID: 000073969 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-05-01

인텔® Arria® 10 장치 내부 직렬 루프백 경로에서 사용되는 트랜시버 PMA 블록은 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 트랜시버 네이티브 PHY 인텔® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Arria® 10 트랜시버 내부 직렬 루프백 경로에는 가변 이득 증폭기(VGA) 및 결정 피드백 이퀄라이저(DFE)가 포함됩니다. TX VOD, TX 프리엠퍼시스, RX 연속 시간 선형 이퀄라이저(CTLE) 및 RX DC 게인 PMA 블록은 포함되지 않습니다.

    해결 방법

    TX VOD, TX 프리엠퍼시스, RX CTLE 및 RX DC 게인을 조정해도 내부 직렬 루프백을 사용할 때 CDR에 표시되는 신호에는 영향을 미치지 않습니다. 활성화된 경우 RX VGA 및 RX DFE를 조정하면 CDR에 표시되는 신호에 영향을 미칩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Arria® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.