문서 ID: 000073994 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-09-17

인텔® Stratix® 10 장치에 대해 사용자 재보정이 활성화된 후 보정 사용 중 상태 신호가 해제되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 장치에 대한 사용자 보정을 활성화할 때 보정 사용 중 상태가 계속 표시될 수 있습니다.

    해결 방법

    재구성 인터페이스로 사용자가 재교정하는 동안 reconfig_waitrequest 해제된 후 reconfig_write 신호가 여러 클럭 사이클 동안 하이로 당겨지면 교정 사용 중 표시기(tx_cal_busy, rx_cal_busy 또는 pll_cal_busy 신호)가 나중에 해제되지 않은 것으로 확인됩니다. 그러면 트랜시버 지연이 발생합니다.

    인텔® Stratix® 10 L 및 H-Tile 사용 설명서의 재구성 인터페이스에 대한 쓰기 파형을 따르십시오. reconfig_write는 reconfig_waitrequest 해제된 후 모든 쓰기 프로세스 중에 하나의 클럭 주기만 높아야 합니다.

    교정 활성화 레지스터를 사용하려면 예기치 않은 교정 사용 중 표시기 동작을 방지하기 위해 규칙을 엄격히 따르십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Stratix® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.