문서 ID: 000074011 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-15

IrDA UART IP를 시뮬레이션할 때 TX 출력이 없는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    IrDA UART 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

IrDA UART 시뮬레이션 모델의 버그로 인해 FIFO에서 IrDA TX 출력으로 데이터가 로드되지 않습니다. 이는 최대 카운트가 2의 거듭제곱일 때 전송 속도 카운터를 계산하기 때문입니다.

해결 방법

이 문제는 Quartus® Prime Standard Edition 소프트웨어 버전 16.0에서 수정되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.