문서 ID: 000074022 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-03-20

프로그래밍 가능 오픈 드레인 출력, 버스 홀드 및 풀업 저항 옵션을 인텔® Stratix® 10 장치의 SSTL-12, SSTL-125, SSTL-135 및 SSTL-15 I/O 표준에 사용할 수 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    아니요. 인텔® Stratix® 10 장치에서 SSTL-12, SSTL-125, SSTL-135 및 SSTL-15 I/O 표준을 사용할 때 프로그래밍 가능한 오픈 드레인 출력, 버스 홀드 및 풀업 저항 옵션은 지원되지 않습니다.

    그러나 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 및 이전 버전의 문제로 인해 프로그래밍 가능한 오픈 드레인 출력, 버스 홀드 및 풀업 저항 옵션이 인텔® Stratix® 10 장치의 SSTL-12, SSTL-125, SSTL-135 및 SSTL-15 I/O 표준에 대해 설정된 경우 컴파일 시 오류가 발생하지 않습니다.

    해결 방법

    인텔® Stratix® 10개 장치에서 오픈 드레인 출력, 버스 홀드 및 풀업 저항 옵션을 SSTL-12, SSTL-125, SSTL-135 및 SSTL-15로 설정하지 마십시오.

    프로그래밍 가능한 IOE 기능, I/O 버퍼 유형 및 I/O 표준 지원에 대한 자세한 내용은 인텔® Stratix® 10 범용 I/O 사용 설명서를 참조하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.